[VHDL编程] VerilogHDL_Synthesis

说明：VerilogHDL_Synthesis_A_Practical_Primer，一本经典的verilog教程，详细介绍了可综合的verilog，对于做硬件的很有帮助-VerilogHDL_Synthesis_A_Practical_Primer, a classic verilog tutorial introduces synthesizable verilog, very helpful for the hardware to do
<曾健林> 在 2025-03-20 上传 | 大小：4.75mb | 下载：0

[VHDL编程] limit_vhdl

说明：pid控制期中的限幅部分，还有位置式pid代码。从参考书上摘录下来的-pid control clipping part of the period, as well as positional pid code. Down on the extract from the reference
<刘大仔> 在 2025-03-20 上传 | 大小：3.2mb | 下载：0

[VHDL编程] phone

说明：模仿电话拨号，并且有晶体管显示输入的数字-Imitation of dial-up, and there are number of transistors display input
<jiangyan> 在 2025-03-20 上传 | 大小：1kb | 下载：0

[VHDL编程] FSM

说明：　用程序实现状态机功能，有限状态机是指输出取决于过去输入部分和当前输入部分的时序逻辑电路。一般来说，除了输入部分和输出部分外，有限状态机还含有一组具有“记忆”功能的寄存器，这些寄存器的功能是记忆有限状态机的内部状态，它们常被称为状态寄存器。在有限状态机中，状态寄存器的的下一个状态不仅与输入信号有关，而且还与该寄存器的当前状态有关，因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一种组合。其中，寄存器逻辑的功能是存储有限状态机的内部状态；
<李小明> 在 2025-03-20 上传 | 大小：1kb | 下载：0

[VHDL编程] mult4x4

说明：
<李小明> 在 2025-03-20 上传 | 大小：1kb | 下载：0

[VHDL编程] sell

说明：Verilog 实现自动售货机，现在，自动售货机产业正在走向信息化并进一步实现合理化。例如实行联机方式，通过电话线路将自动售货机内的库存信息及时地传送各营业点的电脑中，从而确保了商品的发送、补充以及商品选定的顺利进行-CLK: standard clock signal, in this case, the frequency for 4Hz Now, the vending machine industry is on her
<李小明> 在 2025-03-20 上传 | 大小：1kb | 下载：0

[VHDL编程] shiyanshu

说明：对于初学VHDL语言的实验丛书，个人认为对于初学者很有帮助。-VHDL language test for the beginner series, personally think very helpful for beginners.
<zuoya> 在 2025-03-20 上传 | 大小：1.28mb | 下载：0

[VHDL编程] SPI_system

说明：This a SPI for DE_2 board.The file sampling frequency is 20Khz and board frequency used by this 27Mhz.The slaver chip is MCP2302 working under 3.3V.Finally the input analogue voltage for CH0 is between 0V and 3.3V -This
<wei chenghao> 在 2025-03-20 上传 | 大小：1.6mb | 下载：0

[VHDL编程] ass1_2_hamming

说明：Hamming codes are a class of binary linear codes. They can detect up to two simultaneous bit errors, and correct single-bit errors. In particular, a single-error-correcting and double error detecting variant commonly ref
<wei chenghao> 在 2025-03-20 上传 | 大小：1.08mb | 下载：0

[VHDL编程] ass1_3_safe

说明：The objective of this project is to design and implement the controller for an electronic safe. You will interface a 16-button keypad to the NIOS boards. The combination code of the safe will be the last “X” digits ) of
<wei chenghao> 在 2025-03-20 上传 | 大小：1.3mb | 下载：0

[VHDL编程] gap_finder

说明：Design a sequential machine that finds the size of the largest gap between two successive 1s in a X-bit word. Partition the design into a state machine controller and a datapath. The datapath accepts the X-bit word and p
<wei chenghao> 在 2025-03-20 上传 | 大小：557kb | 下载：0

[VHDL编程] CPU

说明：cup developed by scope verilog
<wei chenghao> 在 2025-03-20 上传 | 大小：9kb | 下载：0