资源列表

« 1 2 ... .71 .72 .73 .74 .75 1676.77 .78 .79 .80 .81 ... 4311 »

[VHDL编程counter

说明:-- Mod-16 Counter using JK Flip-flops -- Structural descr iption of a 4-bit binary counter. -- The first two design entities describe a JK flip-flop and a 2-input AND gate respectively. -- These are then packaged
<jgc> 在 2025-03-16 上传 | 大小:1kb | 下载:0

[VHDL编程waveformgenerator

说明:The following information has been generated by Exemplar Logic -- and may be freely distributed and modified. -- -- Design name : smart_waveform -- -- Purpose : This design is a smart waveform generator. -Th
<jgc> 在 2025-03-16 上传 | 大小:1kb | 下载:0

[VHDL编程generadorfrecuencia

说明:Frecuenzy generator with the following in and out, Frecuencia : IN STD_LOGIC_VECTOR(3 DOWNTO 0) CLK : IN STD_LOGIC CLKOut : OUT STD_LOGIC-Frecuenzy generator with the following in and out, Frecuencia : IN
<jgc> 在 2025-03-16 上传 | 大小:3kb | 下载:0

[VHDL编程GeneradorFunciones

说明:Sine signal generator with the following I/O entity sinewave is port (clk :in std_logic dataout : out integer range -128 to 127 ) end sinewave -Sine signal generator with the following I/O entity si
<jgc> 在 2025-03-16 上传 | 大小:1kb | 下载:0

[VHDL编程Universal-Register

说明:Octal D-Type Register with 3-State Outputs -- Simple model of an Octal D-type register with three-state outputs using two concurrent statements.
<jgc> 在 2025-03-16 上传 | 大小:1kb | 下载:0

[VHDL编程Octal-D-Type-Register

说明:Octal D-Type Register with 3-State Outputs -- Simple model of an Octal D-type register with three-state outputs using two concurrent statements.
<jgc> 在 2025-03-16 上传 | 大小:1kb | 下载:0

[VHDL编程mips_core

说明:mips的一个模型,基本实现了mips处理器功能-a model for mips cpu。
<冷金喜> 在 2025-03-16 上传 | 大小:1kb | 下载:0

[VHDL编程EP2C5test

说明:EP2C8T144测试程序,实现跑马灯功能-EP2C8T144 test program, to achieve marquee functions
<钟员> 在 2025-03-16 上传 | 大小:253kb | 下载:0

[VHDL编程spreadcdma

说明:spread spectrum cdma materials
<ANIL> 在 2025-03-16 上传 | 大小:341kb | 下载:0

[VHDL编程code

说明:两个AD代码,一个是FPGA的(基于verilog) ,另一个是单片机的(基于汇编)。 还有两个基于c语言的单片机程序。还有一个脉冲宽度调制的verilog程序-Two AD code, one FPGA (based on verilog), the other is the microcontroller (based on the compilation.) There are two microcontrollers bas
<林龙润> 在 2025-03-16 上传 | 大小:4kb | 下载:0

[VHDL编程eetop.cn_Crack_Modelsim.SE.6.6

说明:Modelsim 6.6c keygen
<王京> 在 2025-03-16 上传 | 大小:652kb | 下载:0

[VHDL编程Sidge

说明:
<sky060> 在 2025-03-16 上传 | 大小:724kb | 下载:0
« 1 2 ... .71 .72 .73 .74 .75 1676.77 .78 .79 .80 .81 ... 4311 »

源码中国 www.ymcn.org