资源列表

« 1 2 ... .69 .70 .71 .72 .73 1674.75 .76 .77 .78 .79 ... 4311 »

[VHDL编程S5_UART

说明:红色飓风的uart程序,我买的开发板的网站的历程-Red Hurricane uart procedure, I bought the course of the development board' s website
<bluesky> 在 2025-03-16 上传 | 大小:1.06mb | 下载:0

[VHDL编程S6_VGA_change

说明:红色飓风的VGA程序,我买的开发板的网站的历程-Red Hurricane VGA procedure, I bought the course of the development board' s website
<bluesky> 在 2025-03-16 上传 | 大小:700kb | 下载:0

[VHDL编程T6_SRAM

说明:红色飓风的SRAMD程序,我买的开发板的网站的历程-Red Hurricane SRAMD procedure, I bought the course of the development board' s website
<bluesky> 在 2025-03-16 上传 | 大小:279kb | 下载:0

[VHDL编程keyboard

说明:红色飓风的keyboard程序,我买的开发板的网站的历程-Red Hurricane keyboard procedure, I bought the course of the development board' s website
<bluesky> 在 2025-03-16 上传 | 大小:51kb | 下载:0

[VHDL编程test-bech-of-adder8

说明:this is a testbench of 8 bit adder
<thomas> 在 2025-03-16 上传 | 大小:1kb | 下载:0

[VHDL编程fsk

说明:在环境MaxplusII下仿真FSK调制 高电平是输出频率是低电平输出频率的2倍 -MaxplusII FSK modulation Under simulated environmental High output frequency is 2 times of low output frequency
<匣子> 在 2025-03-16 上传 | 大小:1kb | 下载:0

[VHDL编程VHDL_1602-LCD

说明:使用VHDL语言,以纯逻辑的方式驱动1602LCD显示屏显示指定字符.通过quartusII软件进行开发。 -VHDL for 1602 LCD display.
<邹云海> 在 2025-03-16 上传 | 大小:63kb | 下载:0

[VHDL编程Verilog-HDL

说明:这是关于VERILOG HDL的有限状态机的源码,大家参考参考,应该有好处的。-This is about VERILOG HDL source code for finite state machines, we refer to the reference, it should be good.
<罗啰> 在 2025-03-16 上传 | 大小:5.84mb | 下载:0

[VHDL编程VHDL1

说明:一种利用CPLD实现波特率自动侦测的方法,介绍了数据接收模块系统,分析了波特率自动侦测原理,利用VHDL语言对其进行了编程,最后给出了仿真结果,从而推广该方法的应用。 关键词:串行通信,波特率,自动侦测,仿真结果 -CPLD realization of a use of automatic baud rate detection methodology, the data receiving module systems, a
<枫蓝> 在 2025-03-16 上传 | 大小:125kb | 下载:0

[VHDL编程AHDL

说明:AHDL教程 硬件描述语言,Altera 的硬件描述语言AHDL,AHDL电路设计举例-Hardware descr iption language AHDL, Altera hardware descr iption language AHDL, AHDL circuit design example
<枫蓝> 在 2025-03-16 上传 | 大小:1009kb | 下载:0

[VHDL编程Fpga_And_Cpld

说明:Fpga_And_Cpld设计经验总结,在数字电路的设计中,时序设计是一个系统性能的主要标志,在高层次设计方法中,对时序控制的抽象度也相应提高,因此在设计中较难把握,但在理解RTL电路时序模型的基础上,采用合理的设计方法在设计复杂数字系统是行之有效的,通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高,并且系统的工作频率可以达到一个较高水平。-In digital circuit design, timing design
<枫蓝> 在 2025-03-16 上传 | 大小:1.38mb | 下载:0

[VHDL编程vhdl2

说明:vhdl语言正弦信号发生器设计,传统的用分立元件或通用数字电路元件设计电子线路的方法设计周期长,花费大, 可移植性差。本文以正弦波发生器为例,利用EDA 技术设计电路,侧重叙述了用VHDL 来完 成直接数字合成器(DDS) 的设计,DDS 由相位累加器和正弦ROM 查找表两个功能块组成,其 中ROM查找表由兆功能模块LPM-ROM来实现。-The traditional use of discrete components
<枫蓝> 在 2025-03-16 上传 | 大小:92kb | 下载:0
« 1 2 ... .69 .70 .71 .72 .73 1674.75 .76 .77 .78 .79 ... 4311 »

源码中国 www.ymcn.org