资源列表
[VHDL编程] interleaver
说明:交织编码器的verilog代码实现,此外有testbench和波形。-the verilog code for the interleave encoder, with the testbench code and waveform screen print.<Yang Jie> 在 2025-02-25 上传 | 大小:63kb | 下载:0
[VHDL编程] ram_latest
说明:VHDL实现CISC模型微处理器设计(含有rom和ram)本程序实现的是输入10个数,输出最小负数-VHDL model to achieve CISC microprocessor design (with rom and ram) to achieve this procedure is the number of input 10 and output the smallest negative<叶才三> 在 2025-02-25 上传 | 大小:1.72mb | 下载:0
[VHDL编程] Verilog-HDL
说明:VerilogHDL实践与应用系统设计随书代码-VerilogHDL practice and application of system design with the code book<叶才三> 在 2025-02-25 上传 | 大小:1.35mb | 下载:0
[VHDL编程] 135classic_example_of_Verilog_design
说明:Verilog的135个经典设计实例,由简到繁,由浅入深,值得收藏!-Verilog' s 135 classic design example, from simple to complex, Deep and worth collecting!<假如> 在 2025-02-25 上传 | 大小:111kb | 下载:0
[VHDL编程] ElectronicClockAndSimulationOfVHDLProcedures
说明:电子时钟VHDL程序与仿真,含有源代码及详细的说明,非常好的参考资料,希望对学习VHDL的人有所帮助-VHDL procedures and simulation of electronic clock, with source code and detailed instructions, very good reference for those who want to learn VHDL help<高伟> 在 2025-02-25 上传 | 大小:59kb | 下载:0
[VHDL编程] FSKModulatinAndDemodulationProgramingAndSimulation
说明:基于VHDL硬件描述语言,对基带信号进行FSK调制解调并进行仿真-VHDL hardware descr iption language based on the base-band signals and simulation FSK modulation and demodulation<高伟> 在 2025-02-25 上传 | 大小:52kb | 下载:0