资源列表

« 1 2 ... .74 .75 .76 .77 .78 1279.80 .81 .82 .83 .84 ... 4311 »

[VHDL编程VHDL_examples

说明:是EDA的入门课程,从VHDL语言的初步设计到各种实例,帮助读者迅速掌握VHDL语言。-VHDL examples
<sanuel> 在 2025-02-25 上传 | 大小:2.84mb | 下载:0

[VHDL编程CourseDesign

说明:用Verilog实现一位原码浮点数乘法器,按照累加的方式,逐位相乘,再相加。-Verilog realization of an original code with floating point multiplier, in accordance with the cumulative way, bit by bit multiply, then add.
<李伟彬> 在 2025-02-25 上传 | 大小:240kb | 下载:0

[VHDL编程serial

说明:实现了一个串口功能,用Verilog语言写的,可作为IP使用-Implements a serial port function, written using Verilog language can be used as an IP
<hongfeng> 在 2025-02-25 上传 | 大小:410kb | 下载:0

[VHDL编程yinyue

说明:用Verilog写的一个音乐演奏程序,可以发出类似警笛的声音,很有趣-Using Verilog to write a music program, issued a similar siren can sound very interesting
<hongfeng> 在 2025-02-25 上传 | 大小:205kb | 下载:0

[VHDL编程chua_syn

说明:采用multisim2000电路软件对蔡氏混沌电路以及蔡氏混沌电路的同步进行实现。-Software used multisim2000 circuit and Chua' s chaotic Chua' s chaotic circuit in parallel circuit to achieve.
<高建明> 在 2025-02-25 上传 | 大小:29kb | 下载:0

[VHDL编程prelim

说明:Mips implementation core in vhdl
<diogo> 在 2025-02-25 上传 | 大小:23kb | 下载:0

[VHDL编程dianti

说明: 1、 每层电梯的入口处设有上下请求开关,电梯内设有乘客到达层次的停站请求开关。 2、 设有电梯所处位置指示装置及电梯运行模式(上升或下降)指示装置。 3、 电梯每秒升降一层。 4、 电梯到达有停站请求的楼层后,经过1s电梯打开,开门只是灯亮,开门4s后,电梯门关闭(关门指示灯灭),电梯继续运行,直至执行完请求信号后停在当前楼层。 5、 能记忆电梯内外的所以请求信号,并
<李辉> 在 2025-02-25 上传 | 大小:122kb | 下载:0

[VHDL编程Verilog.RAR

说明:
<wl> 在 2025-02-25 上传 | 大小:143kb | 下载:0

[VHDL编程uart

说明:串口,关于状态机变化,及设置波特率,在实际工程中有很好的借鉴价值-uart
<阿溜> 在 2025-02-25 上传 | 大小:2kb | 下载:0

[VHDL编程xuliejianceqi

说明:序列检测器在数据通信、雷达和遥控领域中用于检测同步识别标志。他是一种用来检测一组或多组序列型号的电路-Sequence detector in data communication, radar and remote areas to detect synchronization marker. He is used to detect one or more types of circuit sequence
<冯翔> 在 2025-02-25 上传 | 大小:145kb | 下载:0

[VHDL编程RS232

说明:实现FPGA的RS232串行通信,采用verilog语言编写,下载到芯片上就可以使用-FPGA implementation of the RS232 serial communication, using verilog language, can be downloaded to the chip using
<shineson> 在 2025-02-25 上传 | 大小:586kb | 下载:0

[VHDL编程clock1602

说明:采用Verilog语言编写,实现时钟的功能,比较简单-Verilog language used to achieve clock function, is relatively simple
<shineson> 在 2025-02-25 上传 | 大小:124kb | 下载:0
« 1 2 ... .74 .75 .76 .77 .78 1279.80 .81 .82 .83 .84 ... 4311 »

源码中国 www.ymcn.org