资源列表

« 1 2 ... .74 .75 .76 .77 .78 1279.80 .81 .82 .83 .84 ... 4311 »

[VHDL编程S7_PS2_LCD

说明:基于ep1c6的ps/2控制lcd的程序,采用vhdl语言编写-Ep1c6 based on the ps/2 control lcd procedures, the use of VHDL language
<ones> 在 2025-02-25 上传 | 大小:589kb | 下载:0

[VHDL编程Verilog_HDL_9807

说明:verilog HDL ebook for quick guide
<jeff> 在 2025-02-25 上传 | 大小:589kb | 下载:0

[VHDL编程arccos

说明:一个求反余弦的cordic算法,整个工程。包括仿真。可以直接打开。-An inverse cosine of the cordic seeking algorithms, the whole project. Including the simulation. Can be directly opened.
<11> 在 2025-02-25 上传 | 大小:589kb | 下载:0

[VHDL编程SerivalPC1

说明:用VHDL编写的单片机与串口的通信,通过调试,波特率为9600,在串口调试助手能看到相应的结果-Prepared with the VHDL serial communication between MCU and, through the commissioning, the baud rate is 9600, the serial debugging assistant can see the results of the cor
<lidejjj> 在 2025-02-25 上传 | 大小:589kb | 下载:0

[VHDL编程Altera-Chat-Hardware-module-using-internet.tar

说明:Altera DE2 Board VGA Chat Program Implementation
<yun seong nam> 在 2025-02-25 上传 | 大小:589kb | 下载:0

[VHDL编程sy6

说明:数字钟的VHDL源程序,里面附有数字钟的VHDL源程序和原理图的数字钟电路,数字钟有en,clk,clr等接口。-Digital clock in the VHDL source code, which the VHDL source code with a digital clock and schematic of the digital clock circuit digital clock with en, clk, clr a
<下世> 在 2025-02-25 上传 | 大小:589kb | 下载:0

[VHDL编程PS2_LCD

说明:PS/2+lcd,FPGA的Verilog程序,希望大家有用。SP3板子的-PS/2+ lcd,FPGA s Verilog procedures in the hope that useful. SP3 board
<李小华> 在 2025-02-25 上传 | 大小:589kb | 下载:0

[VHDL编程rs232

说明:基于 hdl语言的re232通信实验的设计,程序简单明了,一学就会-rs232 communication
<万云> 在 2025-02-25 上传 | 大小:589kb | 下载:0

[VHDL编程maxplus

说明:uso de compuertas basicas en maxplus
<kikexx> 在 2025-02-25 上传 | 大小:589kb | 下载:0

[VHDL编程wei_xulie

说明:为序列发生器,数字系统传输性能分析设计,做眼图测试用-Sequence generator, digital transmission performance of system analysis and design, make eye test
<sunyanjuan> 在 2025-02-25 上传 | 大小:589kb | 下载:0

[VHDL编程1602

说明:关于LCD1602的谁用说明,说的比较详细,希望对你有帮助-On LCD1602 who use the instructions that detail, you want to help
<张志刚> 在 2025-02-25 上传 | 大小:589kb | 下载:0

[VHDL编程UART(RS232)

说明:用VERILOG语言实现的通用异步串行收发器(RS232收发器),波特率可设置,通讯稳定,已成功应用于实际项目。-VERILOG language with universal asynchronous serial transceivers (RS232 transceiver), the baud rate can be set, communication stability, has been successfully appl
<zyb> 在 2025-02-25 上传 | 大小:589kb | 下载:0
« 1 2 ... .74 .75 .76 .77 .78 1279.80 .81 .82 .83 .84 ... 4311 »

源码中国 www.ymcn.org