资源列表

« 1 2 ... .54 .55 .56 .57 .58 1259.60 .61 .62 .63 .64 ... 4311 »

[VHDL编程VHDL

说明:《EDA技术与VHDL》(第2版)课件,介绍VHDL的详细资料-EDA technology and VHDL" (version 2) courseware
<123> 在 2025-02-25 上传 | 大小:4.21mb | 下载:0

[VHDL编程8bitRISCCPU

说明:该文件是8位CPU设计硬件描述语言,对于初学者来说可以作为参考-The file is 8-bit CPU design hardware descr iption language can be used as reference for beginners
<xiaoma> 在 2025-02-25 上传 | 大小:814kb | 下载:0

[VHDL编程Stepper_Motor_Controller_Using_LDR

说明:Controlling Speed of Stepper motor using LDR spartan 3E kit
<Deepak Singh> 在 2025-02-25 上传 | 大小:1.94mb | 下载:0

[VHDL编程FIRforVHDL

说明:17阶的简易低通滤波(FIR),用quartusII 实现(含实验报告)-17 Order of the simple low-pass filter (FIR), with quartusII implementation (including test report)
<kevinlyject> 在 2025-02-25 上传 | 大小:195kb | 下载:0

[VHDL编程sobel

说明:verilog sobel FPGA edge detection-Adopted verilog language realizes sobel edge detection in image processing algorithm
<wkd> 在 2025-02-25 上传 | 大小:10kb | 下载:0

[VHDL编程zidongpinlv

说明:4位自动换挡数字频率计设计 1、 由一个4位十进制数码管(含小数点)显示结果; 2、 测量范围为1Hz~9999KHz; 3、 能自动根据7位十进制的结果,自动选择有效数据的高4位进行动态显示(即量程自动转换),小数点表示是千位,即KHz; 4、 为检测设计正确与否,应将时钟通过PLL和手控分频器产生宽范围的多个频率来测试自动换档频率计功能。 -4 automatic transmission design a di
<李伦特> 在 2025-02-25 上传 | 大小:346kb | 下载:0

[VHDL编程VGA

说明:基于FPGA,QUARTUSS||开发环境下的简单图像显示控制-Based on FPGA, QUARTUSS | | development environment simple image display control
<sujiebin> 在 2025-02-25 上传 | 大小:602kb | 下载:0

[VHDL编程SPI

说明:经典spi IP 核心 FPGA是实现有说明文档-spi IP based on fpga
<wuyou> 在 2025-02-25 上传 | 大小:48kb | 下载:0

[VHDL编程cordic_4

说明:VHDL coding cordic 很不错的IP核-VHDL coding cordic
<wuyou> 在 2025-02-25 上传 | 大小:233kb | 下载:0

[VHDL编程xinhaofashengqi

说明:基于FPGA,QUARTUSS||开发环境下的可调信号发生器的实现,可产生四种波形-Based on FPGA, QUARTUSS | | development environment to achieve adjustable signal generator can produce four kinds of wave
<sujiebin> 在 2025-02-25 上传 | 大小:1.21mb | 下载:0

[VHDL编程sin

说明:QUARTUSS||环境下的简易正弦信号发生器的设计,VERILOG 代码,用到了嵌入式逻辑分析仪-QUARTUSS | | environment simple sinusoidal signal generator, VERILOG code, use the embedded logic analyzer
<sujiebin> 在 2025-02-25 上传 | 大小:2.82mb | 下载:0

[VHDL编程D_latch

说明:周立功 ACTEl FPGA做的一个D触发器程序-ZLG ACTEl FPGA program to do a D flip-flop
<张金> 在 2025-02-25 上传 | 大小:752kb | 下载:0
« 1 2 ... .54 .55 .56 .57 .58 1259.60 .61 .62 .63 .64 ... 4311 »

源码中国 www.ymcn.org