资源列表
[VHDL编程] MultifunctionDigitalClock
说明:quartus软件环境下采用verilog语言编写的多功能数字钟-quartus software environment using verilog language multifunction digital clock<张建> 在 2025-02-23 上传 | 大小:241kb | 下载:0
[VHDL编程] ditietickets
说明:利用VHDL语言实现地铁售票系统的设计。售票系统根据途经站数自动计算票价-Using VHDL language metro ticket system. Ticketing system automatically calculated according to the number of fares via station<mollyma> 在 2025-02-23 上传 | 大小:211kb | 下载:0
[VHDL编程] electricwatch
说明:用VHDL语言设计多功能的电子表。实现基本电子表的时间显示、闹钟、秒表等功能-VHDL language design with multi-functional electronic watch. The time table to achieve basic electronic display, alarm clock, stopwatch functions<mollyma> 在 2025-02-23 上传 | 大小:952kb | 下载:0
[VHDL编程] cpu_lecture_latest.tar
说明:Simple AVR implementation in VHDL. Synthetyisable design.<sza2> 在 2025-02-23 上传 | 大小:1.9mb | 下载:0
[VHDL编程] NIOS_lcd12864
说明:基于NIOS II系统的12864LCD的读写。-12864LCD NIOS II system based on reading and writing.<wlq> 在 2025-02-23 上传 | 大小:8.75mb | 下载:0
[VHDL编程] BER_examination
说明:基于FPGA的伪随机序列误码率检测,包括随机序列的发生,随机序列的接收统计。-FPGA-based pseudo-random sequence of bit error rate testing, including the occurrence of random sequence, random sequence to receive statistics.<wlq> 在 2025-02-23 上传 | 大小:488kb | 下载:0
[VHDL编程] FPGA_fenpin
说明:利用FPGA构建一个1:1的分频器,稍加修改即可改成频率可控获占空比可控的时钟输出。-Using FPGA to build a 1:1 divider, you can change the frequency slightly modified controllable duty cycle controlled by the clock output.<wlq> 在 2025-02-23 上传 | 大小:2.66mb | 下载:0