[VHDL编程] FP1

说明：verilog實現FPGA串流加密雛形 持續研究中 鏈波器 LFSP-verilog FPGA stream encryption to achieve sustained research prototype chain Filter LFSP
<LKK12235> 在 2025-02-22 上传 | 大小：1kb | 下载：0

[VHDL编程] ise_test

说明：基于spartan3e的xilinx FPGA的一种基本输入输出应用。-A simple application of I/O based on spartan3e of xilinx FPGA.
<Liu Wei> 在 2025-02-22 上传 | 大小：218kb | 下载：0

[VHDL编程] dcm_40

说明：基于ISE 的DCM IP 核的一个应用，输入100M，输出40M-One application of DCM IP core in ISE.
<Liu Wei> 在 2025-02-22 上传 | 大小：263kb | 下载：0

[VHDL编程] fdivision

说明：基于verilog的分频器,以及相应的test bench-A frequency divider based on verilog
<Liu Wei> 在 2025-02-22 上传 | 大小：173kb | 下载：0

[VHDL编程] qiangdaqi-EDA

说明：智能抢答器的EDA实现： 1． 四人参赛每人一个按钮，主持人一个，按下就开始； 2． 每人一个发光二极管，抢中者灯亮； 3． 有人抢答时，喇叭响两秒； 4． 抢答时限10秒，从有人抢答开始记时，10秒内不回答问题时喇叭发出两秒声响 -Smart Responder of EDA to achieve: 1. Four entries per person of a button, a moderator, click
<xiaoxiao> 在 2025-02-22 上传 | 大小：38kb | 下载：0

[VHDL编程] compare

说明：基于ISE的FPGA应用，用来比较两个输入的大小，并对应输出两个值。-A application of comparing two inputs based on ISE.
<Liu Wei> 在 2025-02-22 上传 | 大小：207kb | 下载：0

[VHDL编程] sort4

说明：基于ISE的FPGA应用，用来实现4输入的冒泡排序。-A application of bubble sort based on ISE.
<Liu Wei> 在 2025-02-22 上传 | 大小：279kb | 下载：0

[VHDL编程] verilog135

说明：一百三十五个Verilog hdl 实例教程，经典实例！~-about one hundred and thirty five verilog hdl examples to share with you !enjoy!
<张广强> 在 2025-02-22 上传 | 大小：166kb | 下载：0

[VHDL编程] bujindianjikongzhi

说明：在quartus II下用verilog编写的步进电机位置控制程序，其中包含7个子模块和1个顶层模块，本程序层次清晰、功能明确。乃个人收藏，推荐大家下载学习！-Verilog in quartus II, prepared under the stepper motor with position control program, which contains seven sub-modules, and a top-level mod
<leo> 在 2025-02-22 上传 | 大小：1.36mb | 下载：0

[VHDL编程] pulse

说明：实现功能简述:verilog写的 本模块主要功能是产生一个确定时钟周期长度（最长为256个时钟周期）的脉冲信号，可以自己设定脉冲长度，输出的脉冲信号与时钟上升沿同步 脉冲宽度 = pulsewide + 1 时钟周期 输入一个启动信号后，可以产生一个固定时钟周期长度的脉冲信号，与启动信号的长短无关！脉冲宽度可调！-Functional Descr iption of the module to achieve the
<世海> 在 2025-02-22 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog_traffic_control

说明：verilog,交通灯控制器,包括左/右拐，红、黄、绿灯。-verilog, traffic light controllers, including the left/right, red, yellow, green.
<世海> 在 2025-02-22 上传 | 大小：1kb | 下载：0

[VHDL编程] interleaver_Matlab_Verilog

说明：Matlb和verilog编的两个文件。是关于OFDM通信中的交织。-Matlb and verilog OFDM communication interleave
<世海> 在 2025-02-22 上传 | 大小：1kb | 下载：0