[VHDL编程] Quartus7.0_licence

说明：A way to evalulate Quartus 7.0
<efarem> 在 2025-02-22 上传 | 大小：371kb | 下载：0

[VHDL编程] Quartus5.1_licence

说明：A way to evalulate Quartus 5.1
<efarem> 在 2025-02-22 上传 | 大小：365kb | 下载：0

[VHDL编程] Quartus7.2_licence

说明：A way to evalulate Quartus 7.2
<efarem> 在 2025-02-22 上传 | 大小：390kb | 下载：0

[VHDL编程] duojitongxin

说明：实现环境检测，然后将数据传递给主机，并显示环境数据-To achieve environmental testing, and then pass the data to the host, and display environmental data
<liuxiaokai> 在 2025-02-22 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog

说明：基于Verilog的编码用BOOTH算法和移位相加实现乘法运算-BOOTH Algorithm with multiplication
<陈凯> 在 2025-02-22 上传 | 大小：6kb | 下载：0

[VHDL编程] EDA

说明：用EDA实现串行输入并行输出的移位寄存器，附带仿真-Serial Input with EDA parallel output shift register, with simulation
<文心> 在 2025-02-22 上传 | 大小：4kb | 下载：0

[VHDL编程] AGC

说明：在实际系统中，由于发端功率和信道增益的变化会引起接收到的信号幅度的变化，这种变化是设计者所不希望的，因此，有必要对信号幅度进行自动增益控制(AGC)。另外，在解调器内部所有同步完成之后，如果解调输出为软输出，则需要对输出信号进行定标，以使较少的位数能够全面地反映解调数据的信息，这被称为定标AGC。AGC的实现原理大同小异，一般都是将信号幅度(能量)与固定门限比较，高于或低于门限的信息被送到调整环路滤波器，滤波器的输出用于控制可控增益放大
<开水来了> 在 2025-02-22 上传 | 大小：1kb | 下载：0

[VHDL编程] MIPS_CPU

说明：MIPS结构的CPU，采用VHDL编码，附带验证程序，能够跑题hash算法，流水灯，求π程序-MIPS structure of the CPU, using VHDL coding, with the verification process, to get off track and hash algorithms, water lights, find π procedures
<maylag> 在 2025-02-22 上传 | 大小：453kb | 下载：0

[VHDL编程] crc

说明：crc project by vhdl -crc project by vhdl ..............
<mohammed> 在 2025-02-22 上传 | 大小：1kb | 下载：0

[VHDL编程] spreadingcommunicatinon

说明：spearding progect by vhdl code simulate
<mohammed> 在 2025-02-22 上传 | 大小：166kb | 下载：0

[VHDL编程] Spread_Frequency

说明：spearding freqeuncy project by vhdl code
<mohammed> 在 2025-02-22 上传 | 大小：3kb | 下载：0

[VHDL编程] ZNYB1

说明：CPLD测方波频率和占空比的Verilog代码-CPLD mearsure Verilog
<朱> 在 2025-02-22 上传 | 大小：1kb | 下载：0