[VHDL编程] PRJ

说明：四个 LED 从左到右依次点亮（跑马灯效果） ，周而复始；按下复位按键后， 四个 LED 熄灭，然后再恢复到跑马灯的效果。-4 LED light up from left to right (Marquee effect), again and again press the reset button, the four LED is off, then back to the Marquee effect.
<qiutian> 在 2025-02-13 上传 | 大小：87kb | 下载：0

[VHDL编程] DF2C8_02_Key_SW_LED

说明：1：按下复位按键，四个 LED 熄灭    2：如果拨码开关全部为 OFF 状态（输入 1111） ，四个 LED 从左到右依次点亮（跑马灯 效果） ，周而复始；    3：如果拨码开关不全为 OFF 状态（输入 0000~1110） ，四个 LED从左到右依次点亮（跑 马灯效果） ，周而复始；    4：如果按下四个轻触按键中的任意一个，LED 将全部点亮，放开
<qiutian> 在 2025-02-13 上传 | 大小：336kb | 下载：0

[VHDL编程] DF2C8_03_NixeTube

说明：：8 个数码管从 0 开始计数，每次增加 1；每位显示的字符包括从 “0~F”16 个十六进制数；  按下复位按键之后，计数从 0 重新开始。由此可验证数码管、有 源时钟和复位按键等功能。-: 8 digital tube starts counting from 0, for each increase of 1 each displayed character from " 0 ~ F" 16 h
<qiutian> 在 2025-02-13 上传 | 大小：715kb | 下载：0

[VHDL编程] MultiCycle_CPU

说明：MultiCycle_CPU，verilog语言书写-MultiCycle_CPU
<刘君> 在 2025-02-13 上传 | 大小：52.04mb | 下载：0

[VHDL编程] myspu

说明：vhdl编写的cpu程序，直接用状态机编写的，没有微指令过程，基本算法都包含，新手学习用-vhdl cpu written procedures for the preparation of a state machine directly, without microcode process, the basic algorithms are included, beginners learn to use
<林云龙> 在 2025-02-13 上传 | 大小：1.81mb | 下载：0

[VHDL编程] DF2C8_04_BEEP

说明：verilog实现蜂鸣器自动演奏一首乐曲，同时数码管显示当前演奏的简谱音符 符号。-verilog achieve buzzer automatically play a piece of music, and digital display notes the current performance of the musical notation symbols.
<qiutian> 在 2025-02-13 上传 | 大小：323kb | 下载：0

[VHDL编程] DF2C8_05_VGA

说明：用Verilog语言在fpga 上实现VGA现实，在显示器上显示一些字符。-Fpga using Verilog language to achieve VGA reality, in some characters on the display.
<qiutian> 在 2025-02-13 上传 | 大小：840kb | 下载：0

[VHDL编程] VHDmimasuo

说明：用VHDL编写的具有如下功能的电子密码锁：输入为八位二进制的电子密码锁 输入正确，开锁灯亮，输入错误，开锁警示灯亮，同时发出报警声音，按下复位键，报警消失，具有密码修改功能-Prepared using VHDL has the following features of electronic code lock: eight binary input to enter the correct electronic code loc
<liuyunyu> 在 2025-02-13 上传 | 大小：2kb | 下载：0

[VHDL编程] veriloghdl

说明：Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。-Verilog HDL is a hardware descr iption language, used from the algorithm level, gate-level to switch
<盛杰> 在 2025-02-13 上传 | 大小：3.97mb | 下载：0

[VHDL编程] EDA_12

说明：usb blaster by zliang
<喜子> 在 2025-02-13 上传 | 大小：2.22mb | 下载：0

[VHDL编程] uart1

说明：RS232(UART)串口传输，通过了FPGA验证功能正确-UART RS232 verilog HDL FPGA xilinx
<徐> 在 2025-02-13 上传 | 大小：232kb | 下载：0

[VHDL编程] TSE_MAC_standalone_rar

说明：MAC层接口标准 verylog HDL 语言-MAC layer interface standard using verylog HDL language
<zhouli> 在 2025-02-13 上传 | 大小：1.17mb | 下载：0