[VHDL编程] DE2usingbook

说明：ED2中文手册，是哥们买板子时送配的，altera原版，是非常好的器件查询资料-ED2 Chinese Manual, Transmission and Distribution is a buddy bought the board when the, altera original, is a very good device for data access
<bobo> 在 2025-02-13 上传 | 大小：5.41mb | 下载：0

[VHDL编程] quartusii_handbook

说明：QuartusII handbook v9.1
<贾生 > 在 2025-02-13 上传 | 大小：18.64mb | 下载：0

[VHDL编程] quartusii9.1_handbook

说明：quartusii9.1_handbook用户手册吗，是最新版的altera fpga开发软件资料，altera官方资料，是学习altera fpga的必备资料，（全英文版）中文版我会尽快上传-quartusii9.1_handbook user manual you, is the latest version of the altera fpga software development information, altera of
<bobo> 在 2025-02-13 上传 | 大小：18.49mb | 下载：0

[VHDL编程] fifo

说明：fifo用Verilog hdl的实现，这是一个比较常用的源码，文档中有很详细的注释，初学者应该可以看懂。-implementation using Verilog hdl usb, this is a common source, the document had a very detailed notes, beginners should understand.
<zhulyan580086> 在 2025-02-13 上传 | 大小：6kb | 下载：0

[VHDL编程] memery

说明：通用存储器用Verilog hdl的实现，这是一个比较常用的源码，文档中有很详细的注释，初学者应该可以看懂。-Universal realization of the memory with Verilog hdl, this is a common source, the document very detailed notes, beginners should be able to understand.
<zhulyan580086> 在 2025-02-13 上传 | 大小：601kb | 下载：0

[VHDL编程] FPGA_SOPC

说明：FPGA学习资料，开发资料，可以供初学者开发使用-FPGA learning materials, development of information for novice developers can use
<门敢> 在 2025-02-13 上传 | 大小：1.94mb | 下载：0

[VHDL编程] example

说明：我FPGA开发板的程序！！！包括数、码管iic、VGA、乘法器、串口。加法器、比较器、状态机等等等了，主要是VHDL的也有部分好似Verilog的。参考下吧-verilog...vga..uart...add...etc..
<地主> 在 2025-02-13 上传 | 大小：5.98mb | 下载：0

[VHDL编程] sweet16

说明：Sweet16 VHDL soft-core processor
<Antti Lukats> 在 2025-02-13 上传 | 大小：43kb | 下载：0

[VHDL编程] division

说明：Verilog n-bit Division using datapath and controller for COMPUTER ARCHITECT LAB-Verilog n-bit Division using datapath and controller for COMPUTER ARCHITECT LAB
<RQG> 在 2025-02-13 上传 | 大小：4kb | 下载：0

[VHDL编程] Verilog

说明：verilog_hdl教程135例 非常实用的入门程序-verilog_hdl Tutorial 135 cases
<余鹤> 在 2025-02-13 上传 | 大小：162kb | 下载：0

[VHDL编程] Desktop

说明：基于FPGA的频率计设计 源代码+论文 绝对好用-The frequency meter design based on FPGA source code+ thesis
<余鹤> 在 2025-02-13 上传 | 大小：700kb | 下载：0

[VHDL编程] CPUdesign

说明：计算机组成原理实验多时钟周期CPU设计，包含VHDL代码的设计，实验电路图，实验详细截图。-Computer component experiments designed more CPU clock cycles, including VHDL code design, test circuit, test detailed screenshots.
<longfu> 在 2025-02-13 上传 | 大小：11.85mb | 下载：0