[VHDL编程] cpu-leon3-altera-ep2s60-ddr

说明：一个使用VHDL设计的具有强大功能的32位CPU，这个文件包含了与之配套的DDR控制器程序！-A VHDL design with the use of powerful 32-bit CPU, this document contains a complete set of DDR controller program!
<zhao onely> 在 2025-02-13 上传 | 大小：735kb | 下载：0

[VHDL编程] DDR_SDRAM_verilog

说明：DDR（双速率）SDRAM控制器参考设计verilog代码，可以直接用的，很好的-DDR (double rate) SDRAM controller reference design Verilog code, can be directly used, very good
<宋珂> 在 2025-02-13 上传 | 大小：735kb | 下载：0

[VHDL编程] DDR

说明：leon ep2s60 ddr use altera statix2 and add ddr sdram-leon ep2s60 ddr
<free> 在 2025-02-13 上传 | 大小：735kb | 下载：0

[VHDL编程] CRC

说明：这个是我花了一个星期的CRC算法，有并行与串行的区别与时序的分析。。。。希望站长能够同意-This is a week I spent the CRC algorithm, there is the difference between parallel and serial and timing analysis. . . . Hope that regulators can not agree
<heshuiming> 在 2025-02-13 上传 | 大小：735kb | 下载：0

[VHDL编程] Microprogramcontroller

说明：微程序控制器部件实验，使用VHDL语言使用Quartus测试通过，模拟CPU-Micro-program controller component experiments, the use of VHDL language use Quartus test, simulation CPU
<糖糖> 在 2025-02-13 上传 | 大小：735kb | 下载：0

[VHDL编程] Altera_DDR_controller_core

说明：Altera DDR SDRAM控制器完整Verilog代码包，包括Verilog源代码，Doc说明文档，仿真DDR芯片模型，仿真testbench等-Altera DDR SDRAM Controller. Verilog source codes, descr iption documents, DDR verilog model and simulation testbench are all included.
<沈志> 在 2025-02-13 上传 | 大小：735kb | 下载：0

[VHDL编程] HD44780(KS0066)IN-Chinese

说明：HD44780 LCD 中文详细资料 原理及初始化方法-HD44780 LCD Chinese principles and initialization details
<周海> 在 2025-02-13 上传 | 大小：735kb | 下载：0

[VHDL编程] dds

说明：应用XLINIX对DDS进行实现和模拟，是大学生初步进行VHDL设计是一个有用的帮助-The application XLINIX the DDS implementation and simulation, students preliminary VHDL design is a useful help
<王鹏> 在 2025-02-13 上传 | 大小：735kb | 下载：0

[VHDL编程] vending-machine

说明：实现简易的自动售货机功能，用ED2开发板实现。提供4种不同价格货物，5种模式：选货（Choose）100、付款（Pay）010、出货（Delivery）011、结束（Finish）111和继续（Continue）001。-This program simulates a process of vending machine. We can choose items, pay for it and finally get it.
<裘> 在 2025-02-13 上传 | 大小：735kb | 下载：0

[VHDL编程] experiment1

说明：这是一个并行的流水灯代码,实现一个流水灯的功能-This is a parallel light water code to achieve a water lights function
<阮航> 在 2025-02-13 上传 | 大小：736kb | 下载：0

[VHDL编程] 卷积交织器解交织器设计

说明：交织技术通常分为分组交织和卷积交织。分组交织过程是数据先按行写入，再按列读出；解交织过程是数据先按列写入，再按行读出。其特点是结构简单，但数据延时时间长，而且所需的存储器比较大。(Interleaving techniques are usually divided into packet interleaving and convolution interleaving. Packet interleaving process is
<一个+ > 在 2025-02-13 上传 | 大小：736kb | 下载：0

[VHDL编程] at7_ex05

说明：实现PC端通过UART发送数据到FPGA，FPGA将所接收到的数据同样是通过UART原本不动的发回给PC端。(The PC terminal sends data to FPGA through UART. FPGA sends the received data back to the PC end by UART.)
<24fh> 在 2025-02-13 上传 | 大小：736kb | 下载：0