[VHDL编程] crc_outlogic

说明：Cyclic Rdundancy Check.
<Nanu> 在 2025-02-13 上传 | 大小：1kb | 下载：0

[VHDL编程] SinglecycleCPU

说明：用Verilog实现一个简单的单周期CPU，并运行Quicksort程序以验证正确性。-This file is written in Verilog to achieve a single cycle processor. It can run in Quartus2.
<Matgek> 在 2025-02-13 上传 | 大小：26kb | 下载：0

[VHDL编程] PipelineCPU

说明：用Verilog实现一个简单的流水线CPU，并运行一个Quicksort程序。这是Berkley，eecs系的计算机系统结构课程实验的实验三。-This file is written in Verilog to achieve a simple pipeline CPU, which can run a Quicksort program.
<Matgek> 在 2025-02-13 上传 | 大小：28kb | 下载：0

[VHDL编程] exp5_clock

说明：VHDL语言编写的数字钟 具有清零、暂停、调整时间等功能-VHDL language of the digital clock has a clear, pause, adjust the time function
<王沙沙> 在 2025-02-13 上传 | 大小：331kb | 下载：0

[VHDL编程] count100

说明：用VHDL语言编写的100进制计数器，计数到99后清零-VHDL language with the binary counter 100, count to 99 after the clear
<王沙沙> 在 2025-02-13 上传 | 大小：44kb | 下载：0

[VHDL编程] simpleCPUdesign

说明：本文档介绍了一个简单的单周期CPU，和流水线CPU的实现过程。 这是我们完成伯克利大学EECS系计算机系统结构课程的实验文档，实验信息见http://www-inst.eecs.berkeley.edu/~cs152/fa05/-This document describes a simple single-cycle CPU, and CPU pipeline implementation process. This is the c
<Matgek> 在 2025-02-13 上传 | 大小：443kb | 下载：0

[VHDL编程] spiflashcontroller

说明：-- This program is free software you can redistribute it and/or -- modify it under the terms of the GNU General Public License -- as published by the Free Software Foundation either version 2 -- of the License, or
<mathias> 在 2025-02-13 上传 | 大小：615kb | 下载：0

[VHDL编程] Regs071221068

说明：六到三十二位译码器，verilog语言书写-decoder，6 to 32， verilog
<刘君> 在 2025-02-13 上传 | 大小：344kb | 下载：0

[VHDL编程] ALU

说明：ALU与ALU控制器设计，verlog语言书写-ALU
<刘君> 在 2025-02-13 上传 | 大小：391kb | 下载：0

[VHDL编程] shifter32

说明：32位桶形移位器，verilog语言书写-barrel shifter
<刘君> 在 2025-02-13 上传 | 大小：2.06mb | 下载：0

[VHDL编程] uart

说明：自己写的Verilog写的串口程序，实现收发功能。方法不错，可以参考下。-verilog...uart...
<地主> 在 2025-02-13 上传 | 大小：526kb | 下载：0

[VHDL编程] SinglePeriodCPU

说明：verilog语言书写，单周期CPU源码-single period CPU
<刘君> 在 2025-02-13 上传 | 大小：4.58mb | 下载：0