[VHDL编程] DDS

说明：VHDL高级语言利用DDS实现信号发生器的功能，频率波形可调-VHDL DDS
<amanda> 在 2025-02-12 上传 | 大小：1.11mb | 下载：0

[VHDL编程] codelock

说明：用VHDL实现密码锁功能，用状态机实现，分管理员和用户两种功能，可分别修改密码，重置密码等。-codelock，VHDL，state
<amanda> 在 2025-02-12 上传 | 大小：1.55mb | 下载：0

[VHDL编程] VHDLshili

说明：此内容为VHDL设计实例 一共有三个都是关于数字钟的功能要求的 但是没有说明 能看懂就行-The contents of VHDL design examples are a total of three functional requirements on the digital clock in but did not say can read on-line
<贵树生> 在 2025-02-12 上传 | 大小：2kb | 下载：0

[VHDL编程] FPGA

说明：FPGA中差分信号的使用，一份关于FPGA布线资料-In the use of differential signal FPGA a FPGA routing information on the
<liang> 在 2025-02-12 上传 | 大小：166kb | 下载：0

[VHDL编程] Timing_Closure

说明：一份FPGA布局布线的时序约束资料，中文描述-A FPGA placement and routing information on the timing constraints, the Chinese describe the
<liang> 在 2025-02-12 上传 | 大小：1.85mb | 下载：0

[VHDL编程] I2C

说明：iic verilog 从机程序 包含iic Verilog的主模块，控制模块和io寄存器模块-iic Verilog slave
<ppddxxx> 在 2025-02-12 上传 | 大小：342kb | 下载：0

[VHDL编程] DES

说明：在ISE平台上，利用Verilog编程实现数据的DES加密-In the ISE platform, using Verilog programming DES data encryption
<ldh> 在 2025-02-12 上传 | 大小：646kb | 下载：0

[VHDL编程] muxsend

说明：调用已绑定的网口 发送vlan包。适用于再次开发中遇到网口已被底层绑定的需求。-Call the net mouth has been bound to send vlan packets. For re-development of the net mouth has been encountered in the bottom bound needs.
<ak23> 在 2025-02-12 上传 | 大小：2kb | 下载：0

[VHDL编程] FIFO

说明：common FIFO module and it is easy to involve in ur design.
<kokonut> 在 2025-02-12 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：一些VHDL的简单实例，包括各种计数器，三人表决器等-Some simple examples of VHDL, including the various counters, three voting machines, etc.
<dxeicho> 在 2025-02-12 上传 | 大小：42kb | 下载：0

[VHDL编程] four

说明：用VHDL语言完成十秒倒计时电路以及四人抢答加分的系统-VHDL language with the completion of 10 seconds countdown circuit and four extra points to answer in the system
<dxeicho> 在 2025-02-12 上传 | 大小：352kb | 下载：0

[VHDL编程] SPI8

说明：Interface control registers of a FPGA through a SPI bus
<Jacques> 在 2025-02-12 上传 | 大小：8kb | 下载：0