资源列表

« 1 2 ... .98 .99 .00 .01 .02 1103.04 .05 .06 .07 .08 ... 4311 »

[VHDL编程phase_detector

说明:基于FPGA的应用设计,语言采用Verilog HDL。功能是实现对光栅尺信号的相位鉴别和滤波。-FPGA-based application design, language, use of Verilog HDL. Function is to realize the grating scale signal phase identification and filtering.
<Eric Wong> 在 2025-02-12 上传 | 大小:110kb | 下载:0

[VHDL编程VHDL(Xilinx_ISE)

说明:VHDL上机手册(基于Xilinx_ISE),内容非常详尽,找了好久才找到的,希望对大家有帮助.-VHDL-on Guide (based on Xilinx_ISE), the content is very detailed, looking for a long time to find, and I hope helpful to everyone
<张刚> 在 2025-02-12 上传 | 大小:164kb | 下载:0

[VHDL编程Altera_ip_core

说明:Altera公司的PWM_VerilogHDL源码-Altera Corporation PWM_VerilogHDL source
<申丙> 在 2025-02-12 上传 | 大小:2kb | 下载:0

[VHDL编程adder

说明:一个加法器程序,同时里面又有一个测试程序,是学习verilog HDL的好程序。-a adder program
<赵新> 在 2025-02-12 上传 | 大小:156kb | 下载:0

[VHDL编程PLD

说明:可编程逻辑器件技巧, 可编程逻辑器件技巧-Programmable logic devices techniques, programmable logic devices techniques, programmable logic devices techniques
<xinr> 在 2025-02-12 上传 | 大小:241kb | 下载:0

[VHDL编程Modular_SGDMA_FRAME_BUFFERING

说明:altera 的sgdma 做的图形液晶 的ip核 可以直接使用
<wangzilong> 在 2025-02-12 上传 | 大小:353kb | 下载:0

[VHDL编程verilog

说明:Verilog桶形移位寄存器,实现不溢出移位-Verilog barrel shift register, the shift towards non-overflow
<蔡远学> 在 2025-02-12 上传 | 大小:1kb | 下载:0

[VHDL编程Nios

说明:nios开发教程,介绍nios软核开发的流程,适合初学者使用-nios development of tutorials to introduce the nios soft-core development process, suitable for beginners
<刘非> 在 2025-02-12 上传 | 大小:412kb | 下载:0

[VHDL编程BCD8

说明:BCD码十进制8位加法器,采用超前进位的方法-8-bit decimal BCD adder yards, using look-ahead approach
<刘骁明> 在 2025-02-12 上传 | 大小:1kb | 下载:0

[VHDL编程Wave_Generater

说明:采用CycloneII做的多种波形发生器&频率计。有源码和仿真图,工具是QuarteusII。-CycloneII done using a variety of waveform generators & frequency meter. There is source code and simulation diagrams, tools QuarteusII.
<Eric Wong> 在 2025-02-12 上传 | 大小:646kb | 下载:0

[VHDL编程xuliejianceqi

说明:检测一个5位的二进制序列“10101”(可重复检测),当连续的5个输入为10101时输出为1,其他情况下输入为0。-Detection of a 5-bit binary sequence " 10101" (repeatable test), when successive five input 10101 when the output is 1, otherwise enter 0.
<刘骁明> 在 2025-02-12 上传 | 大小:4kb | 下载:0

[VHDL编程VHDLMouseDriver

说明:用VHDL编写的鼠标驱动程序。已经可以正常运行了。-Written in VHDL, the mouse driver. Been running correctly.
<黄海执> 在 2025-02-12 上传 | 大小:5kb | 下载:0
« 1 2 ... .98 .99 .00 .01 .02 1103.04 .05 .06 .07 .08 ... 4311 »

源码中国 www.ymcn.org