资源列表
[VHDL编程] VHDL38decoder
说明:VHDL 语言实现 38译码器 文件中包括 程序 源代码 还有 testbench 测试程序-38 decoder VHDL language implementation, including program source code file, there are testbench test procedures<刘翼> 在 2025-02-07 上传 | 大小:1kb | 下载:0
[VHDL编程] Luces_Secuenciales
说明:SEQUENTIAL LIGHTS WITH STROBER EFFECT IN VHDL FOR FPGA<cesarchirri> 在 2025-02-07 上传 | 大小:919kb | 下载:0
[VHDL编程] FILTRO_DIGITAL_EN_VHDL
说明:DIGITAL FILTER IN VHDL FOR XILINX FPGA SPARTAN 3<cesarchirri> 在 2025-02-07 上传 | 大小:2.29mb | 下载:0
[VHDL编程] FINAL
说明:MESSENGER BETWEEN 2 FPGA WITH PS2 KEYBOARD CONTROLLER AND VGA CONTROLLER USING SERIAL TRANSMISION<cesarchirri> 在 2025-02-07 上传 | 大小:732kb | 下载:0
[VHDL编程] VHDL_100example
说明:vhdl编程100例,初学者可以参考下,希望对大家有帮助-vhdl programming 100 cases, beginners can refer to, hopefully help to everyone<aegis> 在 2025-02-07 上传 | 大小:337kb | 下载:0
[VHDL编程] Guide_to_HDL_Coding_Styles_for_Synthesis
说明:讲述了HDL编码风格的一本好书,不论使用VHDL或verilog的都可以-HDL coding style tells a good book, regardless of the use of VHDL or verilog can take a look at the<aegis> 在 2025-02-07 上传 | 大小:207kb | 下载:0
[VHDL编程] ad7862
说明:运用VerilogHDL实现AD7862的数据采集设计-using VerilogHDL by AD7862 to collect data<xiaoquanhua> 在 2025-02-07 上传 | 大小:378kb | 下载:1
[VHDL编程] Verilog_UDP
说明:辛辛苦苦找到的UDP的资料,在verilog中UDP指的是用户定义的原语。比如说大家有时候会见到“primitive...table...endtable...endendprimitive”这样的代码段,在书上只能找到大概的解释。到网上查的话又老是跟TCP/IP的UDP冲突。所以特地搜集到了这个东西,希望能帮助大家解决“用户原语”相关的问题。-UDP hard to find the information in verilog in<龙也> 在 2025-02-07 上传 | 大小:123kb | 下载:0