[VHDL编程] sdram_ver_134

说明：This code is a SDRAM Controller IP Core for FPGA to interface with SDRAM Memory. This code is based Xilinx FPGA Playform.
<peace> 在 2025-02-07 上传 | 大小：106kb | 下载：0

[VHDL编程] sdram_vhd_134

说明：This code is a SDRAM Controller IP Core for FPGA to interface with SDRAM Memory. This code is Verilog. This code is based Xilinx FPGA Playform.
<peace> 在 2025-02-07 上传 | 大小：477kb | 下载：0

[VHDL编程] VHDL

说明：Program VHDL is scan keypad matrix 3*3 display to LCD
<pokamon> 在 2025-02-07 上传 | 大小：644kb | 下载：0

[VHDL编程] ads7822

说明：ads7822的verilog驱动 fpga芯片为altera公司的ep2c35， 程序调试过好使-ads7822 of verilog-driven
<王乐> 在 2025-02-07 上传 | 大小：1.35mb | 下载：0

[VHDL编程] DAC_TLV5616

说明：tlv5614的驱动程序，用verilog语言编写的，fpga芯片为altera公司的ep2c35。 调试成功放心使用-tlv5614 driver, using verilog language written in, fpga chips altera company ep2c35. Assured the success of the use of debugging
<王乐> 在 2025-02-07 上传 | 大小：344kb | 下载：0

[VHDL编程] sopc_timer

说明：sopc的一个典型应用，使用的部件为niosII软核中的timer定时器，内容详细，包括所有的源代码。-sopc a typical application, the use of soft-core components of niosII timer in the timer and detailed, including all the source code.
<王乐> 在 2025-02-07 上传 | 大小：1.85mb | 下载：0

[VHDL编程] sopc_uart_rt

说明：sopc的一个应用例程：应用uart部件搭建的一个sopc系统，调试成功了。包含所有源代码-An application of routine sopc: Application uart component erected a sopc system, commissioning a success. Contains all the source code
<王乐> 在 2025-02-07 上传 | 大小：10.14mb | 下载：0

[VHDL编程] QuartusII_error_Analysis

说明：altera fpga编程过程中常出现一些错误及其消除方式，属于集体智慧的结晶-altera fpga programming mistakes often occur during its elimination method, belonging to the crystallization of collective wisdom
<王乐> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] fenpinqi

说明：经典的分频器程序设计，分辨对偶数倍分频和奇数倍分频进行了EDA的程序编写，通过这两个程序，可写出所有的分频器设计-Classic divider programming, identify multiple points on the dual-frequency and odd multiples of the sub-frequency EDA programming carried out by these two program
<笑笑> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA_Based_Multi-channels_Serial_ADC_controller.ra

说明：采用FPGA控制ADS7844进行模数转换。ADS7844 是Burr_Brown公司推出的一种高性能、宽电压、低功耗的12 b串行数模转换器。它有8个模拟输入端，可用软件编程为8通道单端输入A／D转换器或4通道差分输入A／D转换器，其转换率高达200 kHz，而线性误差和差分误差最大仅为±1 LSB。-Using FPGA control ADS7844 analog to digital conversion. ADS7844 is
<Liu Bin> 在 2025-02-07 上传 | 大小：157kb | 下载：0

[VHDL编程] rzn725SDH

说明：一个关于SDH中TU-12解帧的VHDL代码-On the SDH in a solution of TU-12 fr a me VHDL code for
<liyuan> 在 2025-02-07 上传 | 大小：1.62mb | 下载：0

[VHDL编程] Vga

说明：VHDL code to digitally control the interface with a VGA display. Code is technologically independent and can be prototyped in any programmable device or ASIC.
<celia> 在 2025-02-07 上传 | 大小：2kb | 下载：0