[VHDL编程] DDSsinwave

说明：matlab下，用dspbuilder实现dds模块产生正弦波的源码-matlab under dds with the realization of dspbuilder generated sine wave source modules
<里> 在 2025-04-22 上传 | 大小：74kb | 下载：0

[VHDL编程] rom

说明：只读存储器VHDL代码，可运行实现，已用quartusII6.0验证-Read-only memory VHDL code can be run to achieve has been used to verify quartusII6.0
<干璐> 在 2025-04-22 上传 | 大小：1kb | 下载：0

[VHDL编程] sram64

说明：随机存储器VHDL代码，已用quartusII6.0验证，可用，可实现模块-Random access memory VHDL code has been used to verify quartusII6.0 can be used to deliver modules
<干璐> 在 2025-04-22 上传 | 大小：2kb | 下载：0

[VHDL编程] butterfly

说明：蝶形运算的VHDL代码，可以实现，没验证-VHDL code butterfly operations can be achieved, no authentication
<干璐> 在 2025-04-22 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：打开代码去掉其中的use work.butter_lib.all ，便基本可以应用-Open the code to remove the use work.butter_lib.all, it can be applied to the basic
<干璐> 在 2025-04-22 上传 | 大小：26kb | 下载：0

[VHDL编程] butterfly

说明：另一种蝶形运算的代码，可用quartusII6.0运用-A butterfly operation of the code, the use of available quartusII6.0
<干璐> 在 2025-04-22 上传 | 大小：3kb | 下载：0

[VHDL编程] glVHDL

说明：一个VHDL的小集合，把代码打开把其中的use work.butter_lib.all一句去掉就基本可以应用-A small collection of VHDL, the code open to the use work.butter_lib.all sentence can be applied to remove the basic
<干璐> 在 2025-04-22 上传 | 大小：27kb | 下载：0

[VHDL编程] uart

说明：Verilog编写的UART程序源代码。测试成功。支持字符串发送-UART prepared Verilog source code. Successful test. Support string sent
<卢山> 在 2025-04-22 上传 | 大小：1.48mb | 下载：0

[VHDL编程] vhdl

说明：vhdl例子综合，花了好大力气找到，很有用，适合初学者-vhdl examples of integrated, spent great efforts to find a good, very useful for beginners
<谭坤> 在 2025-04-22 上传 | 大小：169kb | 下载：0

[VHDL编程] vhdlrule

说明：详细介绍vhdl编程，花了好大力气找到，很有用，适合初学者-Vhdl programming details, it took great efforts to find, very useful for beginners
<谭坤> 在 2025-04-22 上传 | 大小：178kb | 下载：0

[VHDL编程] miaobiao

说明：是电子手表的程序，基本上和市面上的电子表显示方式一样，XX：XX的格式-Procedures for electronic watches, and the market is basically the same manner as the electronic table shows, XX: XX format
<小魏> 在 2025-04-22 上传 | 大小：1kb | 下载：0

[VHDL编程] Revised_Verilog_code

说明：简弘伦：Verilog HDL IC设计核心技术实例详解 源代码,更新版本-Honglun Jian, Revised Edition. Source coude of " Core Techniques of IC design"
<阿光> 在 2025-04-22 上传 | 大小：496kb | 下载：0