[VHDL编程] System09_latest[1].tar

说明：This SOC system 09. Source code. very use fulcode for SOC beginners-This is SOC system 09. Source code. very use fulcode for SOC beginners
<tipparaj> 在 2025-02-06 上传 | 大小：2.94mb | 下载：0

[VHDL编程] rd1007_vhdl

说明：标准sdram控制器, 很容易改写后应用-standard sdram controllor, easy to reuse
<刘水> 在 2025-02-06 上传 | 大小：177kb | 下载：0

[VHDL编程] eight_decimal

说明：用VERILOG写的8位十进制频率计 注释非常清晰 有助菜鸟学习-VERILOG written with eight decimal Notes Cymometer help rookie learning very clear
<wujun> 在 2025-02-06 上传 | 大小：3kb | 下载：0

[VHDL编程] parallel_to_serial

说明：一个并行转串行的verilog源程序,可以讲12位并行数据转换为一个串行数据-A parallel to serial verilog source code you can transfer your parallel data to serial data.you have 12bits parallel data then you will have a serial data
<梅博> 在 2025-02-06 上传 | 大小：150kb | 下载：0

[VHDL编程] ddsphase

说明：低频数字相位测量仪仿真的软件部分，是由VHDL语言设计-Low-frequency digital phase-measuring instrument simulation software is designed by VHDL language
<张文> 在 2025-02-06 上传 | 大小：6kb | 下载：0

[VHDL编程] VerilogfoFPGAbasedSDRAMController

说明：使用Verilog实现基于FPGA的SDRAM控制器-The use of Verilog for FPGA-based SDRAM Controller
<he> 在 2025-02-06 上传 | 大小：1.6mb | 下载：0

[VHDL编程] TUT1_BASIC1_7C5TP

说明：FPGA的89S51IP核，可以用FPGA实现51，省去了很多的麻烦-FPGA-89S51IP core
<邱柳钦> 在 2025-02-06 上传 | 大小：88kb | 下载：0

[VHDL编程] fifo

说明：用VHDL语言写的FIFO代码，可设FIFO的深度-VHDL language with code written in FIFO, FIFO depth can be set up
<wd> 在 2025-02-06 上传 | 大小：1kb | 下载：0

[VHDL编程] A_bit_serial_data_transmitter

说明：比特序列传送模块 把输入的八位比特数据 做循环后每个比特输出 详细请看英文描述-• To create Verilog-HDL modules written in the RTL style appropriate for both simulation and synthesis, for the various component parts of an Asynchronous Serial Data Trans
<吴德昊> 在 2025-02-06 上传 | 大小：2kb | 下载：0

[VHDL编程] CPLD_Implementation_of_a_Lucky_Dip_Machine

说明：摸奖桶程序设计 也就是乐透彩票模拟程序 程序为verilogHDL描述 详细请看英文描述-Digital Electronic Design Automation Workshop on Rapid Prototyping using a CPLD Lucky Dip Machine using the Digilent X-Board
<吴德昊> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] Heilbronn_Visit_Design

说明：海尔布伦 访问状态机 设计 用FSM方式 verilog HDL 语言描述-Heilbronn Visit Design Digital Combination Lock
<吴德昊> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] Pulse_Width_Modulator_Project

说明：脉冲宽度调试机器程序设计 具体请看英文描述-Pulse-width modulation (PWM) of a signal or power source involves the modulation of its duty cycle, to either convey information over a communications channel or control the amount of power sent t
<吴德昊> 在 2025-02-06 上传 | 大小：288kb | 下载：0