[VHDL编程] FPQ

说明：分频器的vhdl描述，在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频-Divider vhdl descr iption of the source code at the completion of the CLK clock signal frequency of 2 hours, 4 minutes frequency, frequency of 8 hours, 16 minutes frequency
<LS> 在 2025-01-24 上传 | 大小：1kb | 下载：0

[VHDL编程] LEDVHDL

说明：LED控制VHDL程序与仿真，有源程序和仿真图，希望对大家有用-VHDL program LED control and simulation, there is source code and simulation map, useful for all of us hope
<崔> 在 2025-01-24 上传 | 大小：5kb | 下载：0

[VHDL编程] elcmusic

说明：电子琴设计的VHDL仿真，希望对大家有用，上面有源代码-Electronic organ VHDL design simulation, useful to all of us hope that the top source code
<崔> 在 2025-01-24 上传 | 大小：48kb | 下载：0

[VHDL编程] dianti

说明：电梯的VHDL设计，上面有源代码，希望对大家有用-VHDL elevator design, source code above, I hope useful for everyone
<崔> 在 2025-01-24 上传 | 大小：159kb | 下载：0

[VHDL编程] sell

说明：自动售卖机的设计，有源代码，希望对大家有用-Vending machine design, source code, in the hope that useful
<崔> 在 2025-01-24 上传 | 大小：140kb | 下载：0

[VHDL编程] altera

说明：在调试nios ii时，由于软件或者是环境的改变造成原先建好的工程不能正常使用，提供一点解释希望能有所帮助-when debugging Nios ii, or because of software changes in the environment are caused by the original construction of the project should not normally use, to provide a
<yushenghui> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] DE2_LCM_TV_NTSC

说明：DE2 S O P C 用硬件语言 描述地 开发板上测试 CLM模块 实现视频传输-DE2 SOPC LCM
<ZHAO> 在 2025-01-24 上传 | 大小：223kb | 下载：0

[VHDL编程] TelephoneRemoteControlSystem

说明：利用电话远程系统，通过密码验证来实现对家庭电器的智能控制。-The use of long-distance telephone system, via a password to verify the implementation of the intelligent control of household electrical appliances.
<laura> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] BUFFER

说明：buffer for in/out data.
<mih> 在 2025-01-24 上传 | 大小：487kb | 下载：0

[VHDL编程] Leon_tutorial_Altera_english

说明：Leon Altera Boarsds. This shows how to synthesis leon processor to altera boards through the use of quartus 3.-Leon on Altera Boarsds. This shows how to synthesis leon processor to altera boards through the use of quartu
<wsun013> 在 2025-01-24 上传 | 大小：337kb | 下载：0

[VHDL编程] teach10

说明：8位十进制数字频率计 测量频率范围在1HZ—1MHZ之间-FPGA-based digital frequency meter super scope of measurement, the error is very small, containing detailed procedures
<few> 在 2025-01-24 上传 | 大小：12kb | 下载：0

[VHDL编程] quartus-train

说明：这是一款CPLD的在线调试软件。能够满足用于学习者的一般要求。-This is a debugging software online CPLD. Be able to meet the general requirements for learners.
<xiaolai> 在 2025-01-24 上传 | 大小：3.76mb | 下载：0