[VHDL编程] CPLD-CRACK-SIEMENS-200PLC

说明：可用来破解分析西门子200 PLC与模块的通讯协议，基于ALTERA CPLD EPM240的设计. 需要配合分析板配套使用。-Analysis can be used to crack the Siemens 200 PLC and the communication protocol modules, based on the ALTERA CPLD EPM240 design. The need to tie in wi
<wuzhen> 在 2025-01-24 上传 | 大小：2kb | 下载：2

[VHDL编程] UARTCODE

说明：一个有关于UART开发的自己的一个VHDL代码-A UART has developed its own about a VHDL code
<sy> 在 2025-01-24 上传 | 大小：4kb | 下载：0

[VHDL编程] DDRSDRAM

说明：DDR SDRAM的资料，有兴趣的朋友可以下下来-DDR SDRAM information, interested to see friends down under
<sy> 在 2025-01-24 上传 | 大小：72kb | 下载：0

[VHDL编程] ddsdds

说明：直接数字频率合成，可以直接输出所需要的波形-Direct digital synthesizer, you can direct output of the waveform required
<wqq> 在 2025-01-24 上传 | 大小：1.54mb | 下载：0

[VHDL编程] jishiqi

说明：利用数字电路知识，进行二十四小时计时，并有闹钟与蜂鸣器功能-Knowledge of the use of digital circuits, the 24 hours time, and there is an alarm clock function and buzzer
<wqq> 在 2025-01-24 上传 | 大小：338kb | 下载：0

[VHDL编程] PrimeTime_STA

说明：PrimeTime Intro to STA -PrimeTime Intro to STA
<xiantongma> 在 2025-01-24 上传 | 大小：8.71mb | 下载：0

[VHDL编程] VHDL

说明：关于VHDL编程的教程,比较系统的讲解,很有用的书-a book about VHDL
<王林> 在 2025-01-24 上传 | 大小：6.13mb | 下载：0

[VHDL编程] 6.5fenpin

说明：半整数分频器的实现（verilog），本文以6.5分频为例！很实用的！-fen pin qi
<吕双> 在 2025-01-24 上传 | 大小：67kb | 下载：0

[VHDL编程] Microprocessor

说明：精通verilog HDL语言编程的一个不错的cpu 代码-Verilog HDL language proficiency of a good cpu code
<孟霑> 在 2025-01-24 上传 | 大小：756kb | 下载：0

[VHDL编程] counter

说明：一个用数码管自动计数的verilog程序，DE2开发板实现-An automatic digital control procedures verilog count, DE2 development board implementation
<张磊> 在 2025-01-24 上传 | 大小：1kb | 下载：0

[VHDL编程] adder8

说明：Vrilog HDL 八位加法器源程序-8 adder Vrilog HDL source
<liyanjun> 在 2025-01-24 上传 | 大小：1kb | 下载：0

[VHDL编程] mealy1

说明：mealy 状态机的独热编码源程序，接受么mealy状态机的编写规则。-mealy state machine of one-hot encoding source code, you mealy state machine to accept the preparation of the rules.
<liyanjun> 在 2025-01-24 上传 | 大小：1kb | 下载：0