资源列表
[VHDL编程] 2fsk_final
说明:全数字fsk调制解调的实现 verilog源码-All-digital realization of fsk modem verilog source code<liulei> 在 2025-01-24 上传 | 大小:659kb | 下载:0
[VHDL编程] XHDL3Version3·2·37
说明:vhdl语言和verilog语言转换工具 能很容易的实现两种语言的相互转换-verilog language vhdl language and conversion tools can easily achieve the conversion between two languages<liulei> 在 2025-01-24 上传 | 大小:3.78mb | 下载:0
[VHDL编程] NiosII_clock
说明:用NiosII实现的数字钟,经过本人测试运行正常,开发环境:QuartusII6.0和NiosII IDE6.0-NiosII achieved with digital clock, after I run the normal tests, development environment: QuartusII6.0 and NiosII IDE6.0<王磊> 在 2025-01-24 上传 | 大小:370kb | 下载:0
[VHDL编程] 4646413214
说明:用32位NiosII处理器实现RS232通信,可以给初学者一个借鉴。-NiosII with 32-bit processors to achieve RS232 communication, can give a reference for beginners.<王磊> 在 2025-01-24 上传 | 大小:766kb | 下载:0