[VHDL编程] source

说明：the MDCT by the VHDL code
<amal> 在 2025-01-24 上传 | 大小：10kb | 下载：0

[VHDL编程] dec.vhd

说明：vhdl code for a 16 bit decoder design
<siluyuan> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] softdrink

说明：自动售货机实现，采用VERILOG语言编写源码，与大家分享，共大家参考-Vending machine implementation, the use of language VERILOG source to share with you a total of U.S. reference
<wangdali> 在 2025-01-24 上传 | 大小：1kb | 下载：1

[VHDL编程] s2p

说明：
<wangdali> 在 2025-01-24 上传 | 大小：1kb | 下载：0

[VHDL编程] Mars_EP1C6F_fundemantal_demo

说明：FPGA 开发板源码。芯片为Mars EP1C6F.VHDL语言。可实现一些基本的功能。如乘法器、加法器、多路选择器等。-FPGA development board source. Chips for the Mars EP1C6F.VHDL language. Can achieve some of the basic functions. Such as multiplier, adder, such as MUX.
<chenlu> 在 2025-01-24 上传 | 大小：1.05mb | 下载：0

[VHDL编程] Mars_EP1C6F_Interface_demo(VHDL)

说明：FPGA开发板配套VHDL代码。芯片为Mars EP1C6F。一些接口通信的源码。包括7段数码管、I2C通讯等。-FPGA development board support VHDL code. Chips for the Mars EP1C6F. Some of the source interface. Including 7 digital tube, I2C communications.
<chenlu> 在 2025-01-24 上传 | 大小：5.92mb | 下载：0

[VHDL编程] Mars_EP1C6F_Comprehansive_demo(VHDL)

说明：FPGA开发板配套VHDL代码。芯片为Mars EP1C6F。综合实验的源码。包括交通灯实验等。-FPGA development board support VHDL code. Chips for the Mars EP1C6F. General experimental source. Experiments, including traffic lights.
<chenlu> 在 2025-01-24 上传 | 大小：787kb | 下载：0

[VHDL编程] Mars_EP1C6F_Interface_demo(Verilog)

说明：FPGA开发板配套Verilog代码。芯片为Mars EP1C6F。一些接口通信的源码。包括7段数码管、I2C通讯等。-FPGA development board supporting Verilog code. Chips for the Mars EP1C6F. Some of the source interface. Including 7 digital tube, I2C communications.
<chenlu> 在 2025-01-24 上传 | 大小：3.24mb | 下载：0

[VHDL编程] Mars_EP1C6F_Fundermental_demo(Verilog)

说明：FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。-FPGA development board supporting Verilog HDL code. Chips for the Mars EP1C6F. Are the basic source experiment. Including the adder, subtraction, and m
<chenlu> 在 2025-01-24 上传 | 大小：1.19mb | 下载：0

[VHDL编程] shift

说明：该移位寄存器的功能是寄存输入数据，并在控制信号作用下将输入数据移位输出。-The function of the shift register are input data storage, and under the control signal at the input of data output shift.
<伍家香> 在 2025-01-24 上传 | 大小：39kb | 下载：0

[VHDL编程] altera_bootmethods

说明：altera u-boot niosii用户使用手册-altera u-boot niosii
<sunlichao> 在 2025-01-24 上传 | 大小：227kb | 下载：0

[VHDL编程] vga

说明：vga显示时序控制，vhdl产生所必需的时序-vga display timing
<xinxin> 在 2025-01-24 上传 | 大小：69kb | 下载：0