[VHDL编程] EG7014_v1.0

说明：用于fpga对EG7014液晶屏的刷新显示。avalone接口。-For the FPGA on the EG7014 LCD display refresh. avalone interface.
<> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] loop

说明：对锁相环路的仿真，二阶环的仿真与分析都可以通过这个文件来到完成-Simulation of PLL, second-order loop simulation and analysis can be completed by the adoption of the document came
<夺取> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] szzh

说明：在VHDL程序中,不同类型的对象不能代入,因此要进行类型转换.类型转换的方法有-In the VHDL program, different types of objects can not enter, so to conduct the type of conversion. The type of conversion methods
<庄子不逍遥> 在 2025-01-21 上传 | 大小：4kb | 下载：0

[VHDL编程] dds_new

说明：驱动时钟加入了PLL,使得DDS的驱动时钟可变.32位的NCO使得DDS的分辨率可以做到Hz量级-Clock driver joined the PLL, the DDS makes the clock-driven variable-.32-bit NCO makes the resolution of DDS can be done Hz magnitude
<李春剑> 在 2025-01-21 上传 | 大小：1.93mb | 下载：0

[VHDL编程] yinyue

说明：音乐，用vhdl编写的程序-Music, using VHDL preparation procedures
<刘英> 在 2025-01-21 上传 | 大小：56kb | 下载：0

[VHDL编程] AM

说明：FPGA内AM调制工程。内带调制波、载波生成。关键词：FPGA verilog AM DDS-AM modulation works within the FPGA. Within the band modulation wave generated carrier. Key words: FPGA verilog AM DDS
<baixiangzhou> 在 2025-01-21 上传 | 大小：1.61mb | 下载：0

[VHDL编程] Lift

说明：VHDL编写的6层电梯控制器，可在Altera的CPLD系统运行实验，内附实验报告-VHDL prepared 6-storey elevator controller in Altera s CPLD system experiment, experimental report containing
<许昕> 在 2025-01-21 上传 | 大小：752kb | 下载：0

[VHDL编程] VGA_driver_verilog

说明：基于Verilog HDL的VGA驱动程序设计-Based on Verilog HDL design of the VGA driver
<蓝色的海> 在 2025-01-21 上传 | 大小：58kb | 下载：0

[VHDL编程] led_display

说明：基于Verilog HDL的流水灯程序设计-Verilog HDL-based design flow lights
<蓝色的海> 在 2025-01-21 上传 | 大小：7kb | 下载：0

[VHDL编程] verilog_led

说明：基于Verilog HDL的数码管程序设计-Verilog HDL-based digital control programming
<蓝色的海> 在 2025-01-21 上传 | 大小：83kb | 下载：0

[VHDL编程] CAN_Bus_basis

说明：基于CAN总线的汽车仿真。汽车实例为大众途安。分辨率为1024x768。-Based on the CAN bus automotive simulation. Automotive examples for the public Touran. A resolution of 1024x768.
<张宇> 在 2025-01-21 上传 | 大小：224kb | 下载：1

[VHDL编程] newSD

说明：基于Verilog的完整SDRAM控制器时序代码-Based on a complete Verilog timing SDRAM controller code
<云> 在 2025-01-21 上传 | 大小：4kb | 下载：0