[VHDL编程] rec

说明：利用fpga实现同步串口，经验证无误，供大家参考-Use FPGA to achieve synchronous serial port, experience, certified, for your reference
<fangliang> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] ViterbiDecodeK9R12HardDecision

说明：viterbi 硬判决译码，基本实现了（2，1，9）卷积码的硬判决译码，用modelsim RTL仿真通过-hard-decision viterbi decoding, the basic realization of the (2,1,9) convolutional codes hard decision decoding, using modelsim RTL simulation through
<maojunling> 在 2025-01-20 上传 | 大小：12kb | 下载：0

[VHDL编程] dff

说明：用vhdl编写的D触发器，锁存器等，不需帐号就可自由下载此源码-VHDL prepared using D flip-flops, latches and so on, no account can be a free download this source
<daniel> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog

说明：数字电路设计教程，veriloghdl设计-Digital Circuit Design Guide, veriloghdl Design
<段晋杰> 在 2025-01-20 上传 | 大小：165kb | 下载：0

[VHDL编程] EP3C25

说明：Cyclone® III EP3C25的资料-Cyclone 庐 III EP3C25 information
<杨洋> 在 2025-01-20 上传 | 大小：515kb | 下载：0

[VHDL编程] DE2_VGA3

说明：The VGA example generates a 320x240 diffusion-limited-aggregation (DLA) on Altera DE2 board. A DLA is a clump formed by sticky particles adhering to an existing structure. In this design, we start with one pixel at the c
<Donghua Gu> 在 2025-01-20 上传 | 大小：1.22mb | 下载：0

[VHDL编程] testbench

说明：这是讲述如何编写testbench的，我认为很经典的。值得一看-This is how to prepare Testbench, I think is very classic. Worth a visit
<黄伟> 在 2025-01-20 上传 | 大小：96kb | 下载：0

[VHDL编程] veriloghdl

说明：关于vhdl很好的一个课件，希望对大家有用-On a VHDL good courseware, in the hope that useful
<王波> 在 2025-01-20 上传 | 大小：3.99mb | 下载：0

[VHDL编程] Digital_signal_processing_with_FPGA

说明：个人觉得对C的学习者有很大的帮助，是我收藏的经典之作，希望对大家有所帮助-Personally feel that for C learners be very helpful to my collection of classic, I hope all of you to help
<van_adams> 在 2025-01-20 上传 | 大小：6.74mb | 下载：0

[VHDL编程] EBCode21

说明：功能很强大！！！希望大叫多多指教，共同进步，一块发展-Function is very powerful! ! ! Hope that the exhibitions shouting and common progress, a development
<liu> 在 2025-01-20 上传 | 大小：57kb | 下载：0

[VHDL编程] digitalclock.vhd

说明：实现电子钟的功能，使用VHDL编程语言，调试已经通过-Electronic clock function, the use of VHDL programming language, debugging has been passed
<carsu> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：XLINX做的数字钟，可以准确计时的。 用计数器和触发器实现。-XLINX do digital clock can be accurately timed. With counters and flip-flops to achieve.
<zhuning> 在 2025-01-20 上传 | 大小：984kb | 下载：0