资源列表
[VHDL编程] fir_Verilog
说明:用Verilog编写的fir滤波器程序!-Verilog prepared using the procedure fir filter!<yuming > 在 2025-01-20 上传 | 大小:5kb | 下载:0
[VHDL编程] VHDLxianjie
说明:VHDL语言详解,简要全面的介绍vhdl要点-Detailed VHDL language, VHDL, introduced a comprehensive summary points<txs> 在 2025-01-20 上传 | 大小:833kb | 下载:0
[VHDL编程] programmablpulsegenerator
说明:用VHDL编译的源代码,可编程脉冲生成器,解压后直接用Quartus打开project即可-Compiled with VHDL source code, programmable pulse generator, after extracting the direct use of Quartus can open the project<xie> 在 2025-01-20 上传 | 大小:13kb | 下载:0
[VHDL编程] fourbitincrement
说明:用VHDL编译的源代码,4bit加一器,输入一个4位二进制数自动加一,解压后直接用Quartus打开project即可-Compiled with VHDL source code, 4bit-plus-one, and enter a 4-bit binary number plus one automatically, after extracting the direct use of Quartus can open the p<xie> 在 2025-01-20 上传 | 大小:243kb | 下载:0
[VHDL编程] Dualpriorityencoder
说明:用VHDL编译的源代码,两位优先级编码器,输入一个十进制数,直接显示头两个‘1’所在的位,解压后直接用Quartus打开project即可-Compiled with VHDL source code, the two priority encoder, enter a decimal number, direct show<xie> 在 2025-01-20 上传 | 大小:351kb | 下载:0