资源列表
[VHDL编程] traffic_1112
说明：一个交通灯的vhdl语言实现 用 ＶＣ的 １．在指定的文件夹内查找某个文件 ２．获取系统文件夹的路径， 要求显示windows system temp 当前目录的路径 Ｃ语言 跳马问题：在５＊５的棋盘上，以编号为１的点出发，按日只跳马，要求不重复地跳所有位置，求出符合规则所有跳马的方案 １ ６ １５ １０ ２１ １４ ９ ２０ ５ １６ １９ ２ ７ ２２ １１ ８<小三> 在 2024-12-23 上传 | 大小：1kb | 下载：0
[VHDL编程] 嵌入式系统试验报告-乘法器-VHDL语言
说明：嵌入式系统的乘法器试验报告 包括源代码 用VHDl语言编写-Embedded System multiplier test report including source code language used VHDl<康抗> 在 2024-12-23 上传 | 大小：9kb | 下载：0
[VHDL编程] 标准的串口通讯设计VHDL
说明：标准的异步串口通讯设计程序——基于VHDL编程-communication design programme of standard asynchronous serial port base on VHDL programme<于飞> 在 2024-12-23 上传 | 大小：10kb | 下载：0
[VHDL编程] 结合XILINXCPLD RS232通信(verilog)
说明：结合XILINXCPLD所做的模拟RS232通信verilog源程序-XILINXCPLD combine the simulation RS232 communication Verilog source<于飞> 在 2024-12-23 上传 | 大小：119kb | 下载：0
[VHDL编程] 能综合的YCrCb2RGB模块（verilog)_采用3级流水线
说明：能综合的YCrCb2RGB模块（verilog)_采用3级流水线,用fpga做小数运算，还有就是流水线技术 -can YCrCb2RGB integrated module (Verilog) _ used three lines, they simply do with fractional arithmetic, there is pipelining technology<于飞> 在 2024-12-23 上传 | 大小：1kb | 下载：0
[VHDL编程] verilog SDRAM core
说明：我用过的verilog hdl写的SDRAM core源程序,经过测试应用-I used to write Verilog HDL source of SDRAM core, the test application<于飞> 在 2024-12-23 上传 | 大小：27kb | 下载：1
[VHDL编程] 35_486_bus
说明：请注意： 本例的源描述包含文件类型，在学习版上不能编译及模拟， 如果您需要对此描述进行编译及模拟，请与北京理工大学 ASIC研究所联系。 另外，此例与第75例是同一个电路的不同部分的描述，可以 一起参考这两个例子的描述。-Please note : The cases include the descr iption of the source file type, version of the study can not b<撒旦> 在 2024-12-23 上传 | 大小：6kb | 下载：0