[VHDL编程] 1032yiwei_new

说明：CPLD LATTICE1032测试模式代码-CPLD LATTICE1032 test model code
<冯达> 在 2024-11-08 上传 | 大小：2kb | 下载：0

[VHDL编程] FIR低通滤波器部分模块

说明：一个FIR低通滤波器,最小阻带衰减-30db,带内波动小于1db．用MAXPLUS2设计与仿真。-This is a FIR LPF, with-30dB in stop-band and sigma is less than 1dB. It is designed and simulated on MAXPLUS2.
<吴健宇> 在 2024-11-08 上传 | 大小：5kb | 下载：0

[VHDL编程] 数字电子钟

说明：数字电子钟 此数字电子钟具有的功能包括： 1. 计时，时、分、秒显示； 2. 十二小时与二十四小时之间的转换； 3. 上下午显示； 4. 对时、分、秒的校时功能； 5. 跑表功能。-digital electronic clock this digital electronic clock with functions include : 1. Time, hours, minutes and seconds display; 2. 1
<吴健宇> 在 2024-11-08 上传 | 大小：7kb | 下载：0

[VHDL编程] 数字锁相环

说明：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF-digital phase-locked loop PLL design source, in which Fi is the input frequency (receive data), Fo (Q5) i
<于洪彪 > 在 2024-11-08 上传 | 大小：122kb | 下载：0

[VHDL编程] NO_2_ColorLight

说明：这个是vhdl的彩灯实例程序，里面涵盖了48种的彩灯变化，通过了maxplus的验证，并且在机上实验通过-this is the Lantern example VHDL procedures inside covers 48 species of Carnival changes adopted maxplus certification, and the plane through experiments
<何蓥> 在 2024-11-08 上传 | 大小：101kb | 下载：0

[VHDL编程] flash接口控制_verilog

说明：flash接口控制器的VHDL以及verilog源代码和Testbench程序-flash interface controller VHDL and Verilog source code and procedures Testbench
<李楠> 在 2024-11-08 上传 | 大小：850kb | 下载：0

[VHDL编程] 印制线路板设计经验点滴

说明：印制线路板设计经验点滴-Printed Circuit Board Design Experience
<张军> 在 2024-11-08 上传 | 大小：7kb | 下载：0

[VHDL编程] 消抖通用函数XIAOPRO：

说明：EDA中很重要的小程序，保证按键可靠性，防止抖动误差信号产生，外部信号输入时必用此消抖函数-EDA very important small procedures to ensure that key reliability and prevent jitter error signal generated, the external input signal must use this function Consumers shive
<李培> 在 2024-11-08 上传 | 大小：2kb | 下载：0

[VHDL编程] 译码

说明：EDA常用双LED显示译码程序，将四位二进制数译码为七位对应于LED7位输入的高低电平信号-EDA common dual LED display decoding procedure will be four binary decoding for seven LED7 spaces corresponding to the input signal circuits
<李培> 在 2024-11-08 上传 | 大小：2kb | 下载：0

[VHDL编程] 分频器FENPIN1

说明：EDA中常用模块VHDL程序，不同时基的计数器由同一个外部是中输入时必备的分频函数。分频器FENPIN1/2/3(50分频=1HZ，25分频=2HZ，10分频=5HZ。稍微改变程序即可实现)-EDA VHDL modules commonly used procedure, the time- with a counter by the external input is required when the sub-frequency
<李培> 在 2024-11-08 上传 | 大小：3kb | 下载：0

[VHDL编程] 减法计数器

说明：EDA常用计数函数VHDL程序设计，减法计数器：可预置数：-common counting function EDA VHDL programming, subtraction counter : Preset :
<李培> 在 2024-11-08 上传 | 大小：3kb | 下载：0

[VHDL编程] I2C控制核

说明：
<韦伯> 在 2024-11-08 上传 | 大小：716kb | 下载：0