[VHDL编程] core_arm.tar

说明：用VHDL语言实现的ARM处理器的标准内核的源代码程序，可在重用-use of the VHDL standard ARM processor core source code procedures, the reuse
<昭君> 在 2024-12-23 上传 | 大小：640kb | 下载：0

[VHDL编程] VHDL硬件描述语言教学

说明：VHDL硬件描述语言教学 VHDL硬件描述语言教学-VHDL hardware descr iption language teaching and VHDL hardware descr iption language teaching and VHDL hardware descr iption language teaching
<黄凡> 在 2024-12-23 上传 | 大小：1.11mb | 下载：0

[VHDL编程] two_d_dct_serial

说明：altera公司提供的适用于包涵DSP内核的FPGA的二维DCT变换源码，语言是：verilog 性能不错，不过资源消耗有点大，可以用来学习多项式变换的DCT算法-ALTERA companies covered in the application of FPGA DSP core 2D DCT source language is : Verilog performance is good, but a bit large cons
<猪猪> 在 2024-12-23 上传 | 大小：24kb | 下载：1

[VHDL编程] risc_cpu

说明：这是一个Verilog HDL编写的RISC cpu的程序，该程序共10个子程序，实现了简单的RISC cpu，可供初学者参考，学习硬件描述语言，及设计方法。该程序通过了modelsim仿真验证。-This is the RISC cpu code which writed by Verilog HDL.This code has ten subprogram which came true the simple RISC cpu.
<施向东> 在 2024-12-23 上传 | 大小：43kb | 下载：1

[VHDL编程] 多个Verilog的代码

说明：多个VHDL编码的例题，详细的电路图介绍，还有流程图-many examples of VHDL code, the particular introduction of circuit diagram and flow chart
<陈栋栋> 在 2024-12-23 上传 | 大小：86kb | 下载：0

[VHDL编程] VGA_Core

说明：用VHDL语言写的VGA核心,是个很好很齐全的核心,有很多功能.-write VHDL VGA core, is a very good subset of the core, has a lot of functions.
<朱思华> 在 2024-12-23 上传 | 大小：351kb | 下载：0

[VHDL编程] 数据结构c描述习题集答案

说明：减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。 二、设计原理 输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲； count_en：计数器计数使能控制（1：计数/0：停止计数）； updown：计数器进行自加/自减运算控制（1：自加/0：自减）； load_d-a counte
<tutu> 在 2024-12-23 上传 | 大小：109kb | 下载：0

[VHDL编程] 终端CPLD逻辑工程文件

说明：该工程文件实现ARM系统中CPLD的逻辑工作，起到外围资源的逻辑地址译码功能-realization of the project document ARM system CPLD logic, external resources have address decoding logic function
<王希> 在 2024-12-23 上传 | 大小：115kb | 下载：0

[VHDL编程] multiplier

说明：在MAXPLUSII下实现BOOTH算法，可以进行任意位K×K的乘法-BOOTH algorthim implemented in the MAXPLUSII environment, which can carry out arbitrary bits multiplication.
<> 在 2024-12-23 上传 | 大小：144kb | 下载：0

[VHDL编程] Original-8051 Vhdl Model

说明：這是Originl公司出的8051 VHDL source code.-It s a 8051 VHDL source code issued by Original.
<ㄚ福> 在 2024-12-23 上传 | 大小：220kb | 下载：0

[VHDL编程] IT51_src.tar

说明：這是最新版本修正過後的8051,經過debug並有實現在某家公司的silicon上ㄛ-This is the latest version of the amendment after 8051, after debug and achieve a certain company's intention on silicon
<ㄚ福> 在 2024-12-23 上传 | 大小：27kb | 下载：0

[VHDL编程] adder

说明：加法器（使用verilog编写的）,虽然简单，但是这也是学习verilog最基础的东西！希望大家一起学习！-The accumulator (uses the verilog compilation), although it is simple, but this also is studies most foundation of the verilog! Hopes everybody studies together!
<> 在 2024-12-23 上传 | 大小：131kb | 下载：0