资源列表
[VHDL编程] RS(204,188)译码器的设计
说明:RS(204,188)译码器说明 原文件: rs_decoder.v(顶层文件), SyndromeCalc.v(计算伴随式), BM_KES.v(BM求解关键方程), Forney.v(Forney算法求误差样值), CheinSearch.v(搜索错误位置),ff_mul.v(有限域乘法)。 ROM及初始化文件: rom_inv.v(求逆运算), rom_power.v(求幂运算);<HelloFrank0> 在 2024-12-23 上传 | 大小:15kb | 下载:2
[VHDL编程] ldpc_decoder_802_3an
说明:LDPC的编码模块和解码模块,实现802-3an协议的编码(The module of LDPC to implement the coding of the 802-3an protocol)<fengyuanzyt> 在 2024-12-23 上传 | 大小:994kb | 下载:0
[VHDL编程] 中级篇03:UART,波特率115200与PC通信
说明:本程序实现FPGA的串口通信功能,可以进行数字字符等的发送,波特率为115200(This program implements the serial communication function of the FPGA, and can transmit digital characters, etc., and the baud rate is 115200.)<小明d1> 在 2024-12-23 上传 | 大小:10.07mb | 下载:0
[VHDL编程] Altera+OpenCL
说明:Altera的OpenCL主要面向信号处理类应用的客户,是用C语言开发FPGA的利器,开放计算语言(OpenCL)联盟著名的公司有FPGA巨头Altera、两大显卡GPU巨头AMD、英伟达、CPU巨头Intel、软件和服务器巨头IBM以及全世界最大的公司Apple(苹果)等等。不过AMD和英伟达是用GPU实现的OpenCL并行运算,Altera是用FPGA实现并行运算。(Altera's OpenCL is mainly a clien<CrazyICer> 在 2024-12-23 上传 | 大小:457kb | 下载:0
[VHDL编程] float_mult32x32.v
说明:verilog 语言写的FPGA内部实现硬件浮点乘法器的源码,两个时钟周期完成一次浮点乘法运算(The FPGA language written in Verilog implements the source of the hardware floating point multiplier, and completes the floating point multiplication operation in two clock<orangell> 在 2024-12-23 上传 | 大小:1kb | 下载:0
[VHDL编程] Verilog俄罗斯方块
说明:本设计是verilog设计的俄罗斯方块,含有所有的源代码。(This design is Verilog designed Tetris, which contains all the source code.)<未来科技> 在 2024-12-23 上传 | 大小:8.42mb | 下载:0
[VHDL编程] Xilinx_Vivado_Design_Suite_HLx_Editions_2018.2
说明:vivado 2018.2 license<Vanbodh> 在 2024-12-23 上传 | 大小:5kb | 下载:0
[VHDL编程] rdf0244-zc706-pcie-c-2015-4
说明:利用FPGA开发板的PCIE接口实现数据的传输和发送。(Using the PCIE interface of FPGA development board to realize data transmission and transmission.)<jakob> 在 2024-12-23 上传 | 大小:12.21mb | 下载:1
[VHDL编程] SRIO_DSP_X1
说明:xilinx 7 系列fpga与dsp srio数据传输(fpga and dsp communation with srio)<zhubaojun> 在 2024-12-23 上传 | 大小:29.75mb | 下载:0