资源列表
[VHDL编程] 基于QuartusII的数字系统VerilogHDL设计实例详解
说明:基于QuartusII的数字系统VerilogHDL设计实例详解(QuartusII based digital system VerilogHDL design examples)<VVVX > 在 2025-01-11 上传 | 大小:66.81mb | 下载:0
[VHDL编程] can_loopback_test
说明:实现了can控制器Verilog编程使用niosII 开发平台(Can controller Verilog programming, the use of niosII development platform)<电中生 > 在 2025-01-11 上传 | 大小:13.96mb | 下载:0
[VHDL编程] 60jishuqi (2)
说明:这是一个可以记到60的计数器,可用于数字钟层次化设计。(This is a counter that can be recorded to 60, and can be used for the hierarchical design of digital clock.)<喵总 > 在 2025-01-11 上传 | 大小:2.93mb | 下载:0
[VHDL编程] 第2章_Quartus_II_使用方法
说明:I hope the PDF file I shared is very useful for your work. Thanks<tommy001 > 在 2025-01-11 上传 | 大小:413kb | 下载:0
[VHDL编程] 第2章_Quartus_II原理图输入
说明:I hope the PDF file I shared is very useful for your job. Thanks<tommy001 > 在 2025-01-11 上传 | 大小:514kb | 下载:0
[VHDL编程] 第3章__Quartus_II原理图输入法深入
说明:I hope the PDF file I shared is very useful for you. And I also wish I can learn some useful knowledge from this web.<tommy001 > 在 2025-01-11 上传 | 大小:480kb | 下载:0
[VHDL编程] 第5章_QuartusII应用向导(原理图输入方法)1
说明:I hope the PDF file I shared is very useful for you.<tommy001 > 在 2025-01-11 上传 | 大小:511kb | 下载:0
[VHDL编程] full_adder
说明:全加器,可以实现数据的加法运算,有来自低位的进位和向高位的进位。(Full adder, data can be added to the operation, there are low from the carry and to the high carry.)<随风追月 > 在 2025-01-11 上传 | 大小:158kb | 下载:0