[VHDL编程] ARINC_429

说明：FPGA实现ARINC429协议，利用verilog HDL做了完整的ARINC429通信收发协议，EDA开发平台为quartus ii9.1。-FPGA implementation ARINC429 protocol using verilog HDL to do a complete ARINC429 communication transceiver protocol, EDA development platform quar
<何俊> 在 2024-10-11 上传 | 大小：4096 | 下载：0

[VHDL编程] AMBA

说明：AMBA总线的Verilog语言模型，主要包括5个部分：AHB总线仲裁器，AHB-APB总线桥接器，AHB总线上从设备ROM模型-AMBA bus of ARM company, It mainly includes the following five parts: the AHB arbiter,AHB-APB bridge, AHB_Rom_Slave, AHB_Ram_Slave
<zhch26> 在 2024-10-11 上传 | 大小：17408 | 下载：0

[VHDL编程] of

说明：VHDL源码OFDM信号传输系统基于FPGA(Field-Programmable Gate Array)-VHDL source OFDM signal transmission system based on
<zhch21> 在 2024-10-11 上传 | 大小：2763776 | 下载：0

[VHDL编程] SHIFT4_Parallel-input-serial-output

说明：4位串行输入并行输出移位寄存器和移位寄存器产生伪随机序列的源代码以及相关分析-Four serial input and parallel output shift register and shift register of the source code of pseudo-random sequence and correlation analysis
<FANFAN> 在 2024-10-11 上传 | 大小：791552 | 下载：0

[VHDL编程] compare2bits

说明：中山大学数字设计和计算机体系结构-2位比较器的设计和实现-Sun yat-sen university digital design and computer architecture- 2 a design and implementation of the comparator
<FANFAN> 在 2024-10-11 上传 | 大小：81920 | 下载：0

[VHDL编程] MUX2_4bit

说明：数字设计和计算机体系结构-用verilog语言完成4位二选一数据选择器的设计-Digital design and computer architecture- complete the four alternatives with verilog language data selector design
<FANFAN> 在 2024-10-11 上传 | 大小：68608 | 下载：0

[VHDL编程] SEG7

说明：用verilog语言完成对七段译码器的设计和实现-Complete with verilog language design and implementation of seven-segment decoder
<FANFAN> 在 2024-10-11 上传 | 大小：105472 | 下载：0

[VHDL编程] lab6-3-8DECODER

说明：数字设计和计算机体系结构：用verilog语言描述3-8译码器的设计与实现-Digital design and computer architecture: use verilog language describe 3-8 decoder design and implementation
<FANFAN> 在 2024-10-11 上传 | 大小：74752 | 下载：0

[VHDL编程] udpip

说明：赛灵思XILINX FPGA verilog写的UDP/IP协议，可用。-I am prepared to use verilog UDP protocol, the test is available.
<汪洋> 在 2024-10-11 上传 | 大小：7168 | 下载：0

[VHDL编程] snake

说明：自己写的verilog贪吃蛇程序，使用vivado2015.2软件编写综合的，硬件平台是xilinx的basys3平台，当检测到碰撞时，led灯会亮起-Write your own verilog Snake program, using the software to prepare a comprehensive vivado2015.2, the hardware platform is the basys3 xilinx pla
<范赛龙> 在 2024-10-11 上传 | 大小：3788800 | 下载：0

[VHDL编程] lcd16x2_ctrl

说明：lcd16*2初始化源码，verilog 可直接引用-lcd16*2 initialization
<钟颖> 在 2024-10-11 上传 | 大小：2048 | 下载：0

[VHDL编程] div84

说明：An 8-Bit Divider using a Procedure
<Prince> 在 2024-10-11 上传 | 大小：1024 | 下载：0