[VHDL编程] s6iserdes-master

说明：ISERDES implementation and example code for Xilinx-based boards, e.g. Spartan 6.
<inru> 在 2024-11-17 上传 | 大小：52kb | 下载：0

[VHDL编程] FangDou

说明：用Verilog语言编写的机械按键防抖程序，使用ISE10.0版本。-Verilog language used mechanical buttons stabilization program, use ISE10.0 version.
<zhangbiao> 在 2024-11-17 上传 | 大小：62kb | 下载：0

[VHDL编程] FangDou_reg

说明：使用Verilog语言编写的机械按键防抖程序，采用移位寄存器的方法进行消抖。-Verilog language using mechanical keys stabilization program, the method of using a shift register eliminate shaking.
<zhangbiao> 在 2024-11-17 上传 | 大小：254kb | 下载：0

[VHDL编程] mileage

说明：我用的是FPGA实现的，用来计算路程的，可以用在出租车的打表器，实现对里程的计数。-I use the FPGA to achieve。 It is used to calculate the distance, can be used in the taxi meter, to achieve the mileage of the count。
<宋冀生> 在 2024-11-17 上传 | 大小：2.71mb | 下载：0

[VHDL编程] time

说明：我用的是FPGA实现的，用来计算时间的，可以用在出租车的打表器，实现对时间的计数。-I use the FPGA to achieve, for the calculation of time, can be used in a taxi meter, to achieve the time count.
<宋冀生> 在 2024-11-17 上传 | 大小：274kb | 下载：0

[VHDL编程] Divider_Verilog_ISE

说明：用Verilog语言编写的分频程序，包含奇数分频、偶数分频等许多例程。-Using Verilog language division procedures, including odd division, even dividing and many other routines.
<zhangbiao> 在 2024-11-17 上传 | 大小：325kb | 下载：0

[VHDL编程] uart_yll_pro

说明：基于CPLD的 I2C通信，模块化设计，已在示波器上验证-CPLD The I2C communication, based on a modular design, verified on an oscilloscope
<wop636> 在 2024-11-17 上传 | 大小：475kb | 下载：0

[VHDL编程] taxivalue

说明：我用FPGA来实现，这是一个出租车计价器，用来计算里程，我已在Quartus 2实现。-I used the FPGA to achieve, this is a taxi meter, calculate the mileage, I have been in quartus 2 to achieve.
<宋冀生> 在 2024-11-17 上传 | 大小：3.21mb | 下载：0

[VHDL编程] cnt60

说明：60计数器，管脚已经锁定，编译下载即可，二位60计数器-60 counter
<武千魄> 在 2024-11-17 上传 | 大小：178kb | 下载：0

[VHDL编程] sheji2

说明：基于Verilog的数字温度计，用DS18B20采集温度，通过RS232接口与计算机实现串行通信-Verilog-based digital thermometer with DS18B20 collecting temperature, serial communication interface with the computer via RS232
<方思> 在 2024-11-17 上传 | 大小：4.67mb | 下载：0

[VHDL编程] waterlights_fsm

说明：采用Verilog语言，编写三段式状态机，实现流水灯操作，已测试验证通过-Using Verilog language, written in three-state machine to achieve water lights operating, it has been verified by test
<杨增健> 在 2024-11-17 上传 | 大小：2.85mb | 下载：0

[VHDL编程] asyn_fifo2

说明：采用Verilog语言，使用FPGA内部IP核FIFO模块，实现串口的传输-Using Verilog language, the use of FPGA IP core internal FIFO module, serial data transmission
<杨增健> 在 2024-11-17 上传 | 大小：3.76mb | 下载：0