资源列表

« 1 2 ... .38 .39 .40 .41 .42 3843.44 .45 .46 .47 .48 ... 4311 »

[VHDL编程PLL

说明:采用Verilog语言,使用IP核的PLL,产生3种不同频率的输出,已测试验证通过-Using Verilog language, the use of IP cores PLL, produces three kinds of output at different frequencies, it has been verified by test
<杨增健> 在 2024-11-17 上传 | 大小:3.03mb | 下载:0

[VHDL编程mouse_kit

说明:实现难度可调(6级,速度不同)的简单打地鼠游戏。开发板上的led灯代表地鼠,按键代表锤子。此程序代码可直接执行,适合初学者VHDL入门。 源码中,divider为分屏器;key_scan为按键扫描;random产生随机数;music为背景音乐播放模块;manage为主程序模块。-Adjustable implementation difficulty (6 level, different speeds) simple whack-
<黄浩洸> 在 2024-11-17 上传 | 大小:1.52mb | 下载:0

[VHDL编程VGAdisplay

说明:本系统编写了VHDL代码实现对对VGA协议的控制,可以在显示屏上显示分辨率为640*480,刷新频率为60Hz的彩条及彩色图片-The system is written VHDL code for VGA protocol for control can be displayed on the display screen with a resolution of 640* 480, refresh rate of 60Hz and
<孙佳贝> 在 2024-11-17 上传 | 大小:11.94mb | 下载:0

[VHDL编程dianzhen

说明: 需要实现点阵按列依次并且循环显示的效果,可以分析视觉上可以观察到列的变化,则列的扫描频率必定要远远小于行扫描的频率。在程序中,设置行扫描的频率等于前次实验中数码管扫描的频率,设置列扫描的频率为5HZ,即每0.2s显示亮的一列向前推进一列。在程序中,使用16进制计数作为74HC154的输入:分出5hz的频率,并用其计数,将计数值作为74HC154,则其译码产生的输出变化也为5hz,并且实现每列一次选通。由于每行对应的数码管共阳极。直接赋
<丁明凯> 在 2024-11-17 上传 | 大小:711kb | 下载:0

[VHDL编程add32

说明:由1位加法器级联得到的32位加法器 是设计单周期cpu的时候的基本部件-use 1 adders to be a 32 adder it is necessary for you to design a cpu
<Richar> 在 2024-11-17 上传 | 大小:107kb | 下载:0

[VHDL编程gpr

说明:32个寄存器组成的寄存器堆 用于在cpu设计中存储数据-made up of 32 regs be used to design single cpu
<Richar> 在 2024-11-17 上传 | 大小:102kb | 下载:0

[VHDL编程Alu

说明:alu cpu中的运算模块 可以进行加减等方面的运算-alu a part of cpu can add sub and so on
<Richar> 在 2024-11-17 上传 | 大小:85kb | 下载:0

[VHDL编程counter

说明:计数器 用来计数 带有复位功能 用verilog语言编写-counter use for countering number use Verilog accelmber
<Richar> 在 2024-11-17 上传 | 大小:105kb | 下载:0

[VHDL编程lcd1602_test

说明:FPGA 实验:在液晶1602第一行显示Welcome to FPGA,第二行显示0-9的数字循环,并设置有复位键。学会了1602液晶每行显示的设计,理解1602液晶的具体结构,此程序基于Quartus的编程环境,采用Veilog语言编写。-FPGA experiment: the first line of LCD second show to FPGA Welcome, the 1602 line shows the digital
<丁明凯> 在 2024-11-17 上传 | 大小:1.53mb | 下载:0

[VHDL编程AD0804

说明:FPGA之ADC0804实验(1)程序是用ADC0804显示00-ff(2)将其转换成0-255;(3)将其转换成0-5.0V; (4)如果输入电压大于2.5V,设定报警灯亮。此程序基于Quartus的编程环境,采用Veilog语言编写。-ADC0804 FPGA experiment (1) program is to use ADC0804 00-FF (2) will be converted into 0-255 (3) wi
<丁明凯> 在 2024-11-17 上传 | 大小:1.73mb | 下载:0

[VHDL编程DA_TLC5620

说明:FPGA之TLC5620:将所给程序下载到实验箱,观察现象并结合现象理解程序的含义,使其实现单通道的DA转换:在按下通道的按键之后,用数码管显示输入的数字量,停止按键,数码管计数停止,继续按键则继续计数,按下复位键,则系统清零,数码管显示零值。此程序基于Quartus的编程环境,采用Veilog语言编写。-FPGA tlc5620: to the program downloaded to the box observed phenom
<丁明凯> 在 2024-11-17 上传 | 大小:2.47mb | 下载:0

[VHDL编程Parallel_SQRT

说明:32-bit parallel integer square root
<khersasali123> 在 2024-11-17 上传 | 大小:3kb | 下载:0
« 1 2 ... .38 .39 .40 .41 .42 3843.44 .45 .46 .47 .48 ... 4311 »

源码中国 www.ymcn.org