[VHDL编程] AD_SAMPLE_PHASE_MATLAB

说明：测试多通道AD同步采集信号的相位差,经过实际项目验证-test multi-channel AD sample signal s phase
<杨凯强> 在 2024-11-18 上传 | 大小：3kb | 下载：0

[VHDL编程] modelsim-C_compiler_issue

说明：modelsim的C compiler问题，请需要者下载参考-modelsim the C compiler problem, for those who need to download reference
<磊> 在 2024-11-18 上传 | 大小：175kb | 下载：0

[VHDL编程] sample-vhdl

说明：basic vhdl codes for beginers
<c m> 在 2024-11-18 上传 | 大小：53kb | 下载：0

[VHDL编程] I2Creadorwrite

说明：基于MAX II 系列 epm1270t iic的读写-Based on the MAX II family literacy epm1270t iic
<石乾坤> 在 2024-11-18 上传 | 大小：3.29mb | 下载：0

[VHDL编程] siga

说明：2014电子设计大赛e题固件模块代码，很好的实现功能。-2014 electronic design contest e Title firmware module code, very good to achieve function.
<hcl> 在 2024-11-18 上传 | 大小：18.79mb | 下载：0

[VHDL编程] bldc_motor_control_design_example

说明：无刷直流电机 VHDL VERILOG 控制,速度环，RS232 串口接收发送 始终分频 PWM生成 电机相序 actel FPGA使用-VERILOG BLDC control of the use of actel FPGA- actel VERILOG BLDC control of the use of actel FPGA
<> 在 2024-11-18 上传 | 大小：724kb | 下载：0

[VHDL编程] New-Compressed-(zipped)-Folder-(4)

说明：verilog code for sequence detection implemented on FPGA using quartus simulator
<MPJ> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] New-Compressed-(zipped)-Folder-(5)

说明：traffic light controller verilog code modelsim tested
<MPJ> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] meexternalletterforcsvtu

说明：! E:\jogeshwer.zip: Cannot open E:\jogeshwer\RR4_mult_paper.docx The process cannot access the file because it is being used by another process. -! E:\jogeshwer.zip: Cannot open E:\jogeshwer\RR4_mult_paper.docx
<anil> 在 2024-11-18 上传 | 大小：178kb | 下载：0

[VHDL编程] Dchufaqi

说明：VHDL实现D触发器包括上升沿触发，下降沿触发，时钟触发-VHDL realize D flip-flop including rising along the trigger, falling edge trigger, triggered the clock
<浩进> 在 2024-11-18 上传 | 大小：267kb | 下载：0

[VHDL编程] Lab2

说明：Flip-flops with enable
<tom> 在 2024-11-18 上传 | 大小：170kb | 下载：0

[VHDL编程] LCD

说明：基于FPGA和Nios II的12864LCD驱动代码-Based on FPGA and Nios II of 12864LCD driver code
<蓝王丰> 在 2024-11-18 上传 | 大小：1kb | 下载：0