[VHDL编程] div16_8

说明：用FPGA实现模糊控制器 部分用VHDL语言编写的源程序-Realize the fuzzy controller with FPGA using VHDL language part of the source
<林> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] datacont

说明：使用vriloge硬件描述语言设计数字频率计，其对于高频测量精确，可测范围0—99999999HZ，在MAX+PLUSII中运行通过并在实验箱上运行通过达到要求-The use of hardware descr iption language design vriloge digital frequency meter, and its high-frequency measurement for accurate, range 0-
<王思> 在 2024-11-20 上传 | 大小：316kb | 下载：0

[VHDL编程] DA_FIR

说明：基于分布式算法的FPGA实现的FIR滤波器源码，VHDL语言编写的，下载工程文件后可直接在QuartusII7.0上运行。-Based on Distributed algorithms realize the FIR filter FPGA source code, VHDL language, download the project file can be run directly in QuartusII7.0.
<CH> 在 2024-11-20 上传 | 大小：519kb | 下载：0

[VHDL编程] wtut_vhd

说明：有关秒表的设计，很详细，包括测试文档，已经通过仿真。可供参考-On the stopwatch design, in great detail, including the test documents, has been through simulation. For reference
<邢继元> 在 2024-11-20 上传 | 大小：34kb | 下载：0

[VHDL编程] wtut_ver

说明：verilog HDL语言编写的数字秒表，仿真已经通过，可供参考-verilog HDL language digital stopwatch, simulation has already been adopted, for reference
<邢继元> 在 2024-11-20 上传 | 大小：26kb | 下载：0

[VHDL编程] uart_exam

说明：VHDL写的串口，很好用，程序非常简单，可以调试用-Written in VHDL serial, very good, and the procedure is very simple, you can debug with
<jimmy> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] DS_Receiver_Design

说明：扩频接收机设计实例(VHDL\MATLAB)-Spread spectrum receiver design example (VHDLMATLAB)
<刘英超> 在 2024-11-20 上传 | 大小：305kb | 下载：0

[VHDL编程] Digital_Filter_Design

说明：数字滤波器设计实例(Matlab\VHDL)-脢媒 脳 脰脗脣 虏 篓 脝 梅 脡猫 录 脝脢渭脌媒 (MatlabVHDL)
<刘英超> 在 2024-11-20 上传 | 大小：26kb | 下载：0

[VHDL编程] sinwave

说明：正弦波信号发生的源码，有详细文档说明在quartus上创建工程到仿真、下载的步步操作-Sine wave signal source, has detailed documents created in the Quartus simulation works, download the step-by-step operation
<benyue> 在 2024-11-20 上传 | 大小：2.36mb | 下载：0

[VHDL编程] traffic

说明：交通灯电子钟实现,能应用于实际中... -Traffic lights realize electronic clock, could be used to practice ...
<龙一> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] DE2_Default

说明：这是一个基于DE2平台的工程，适合于初学者学习DE2开发平台的很好的工程，是用Verilog语言编写的-This is a project based on the DE2 platform, suitable for beginners to learn DE2 development platform works well, is to use Verilog language
<wang> 在 2024-11-20 上传 | 大小：143kb | 下载：0

[VHDL编程] DE2_Synthesizer

说明：这是一个基于DE2平台的工程，适合于初学者学习DE2开发平台的很好的工程，是用Verilog语言编写的-This is a project based on the DE2 platform, suitable for beginners to learn DE2 development platform works well, is to use Verilog language
<wang> 在 2024-11-20 上传 | 大小：105kb | 下载：0