资源列表
[VHDL编程] UART(RS232)
说明:用VERILOG语言实现的通用异步串行收发器(RS232收发器),波特率可设置,通讯稳定,已成功应用于实际项目。-VERILOG language with universal asynchronous serial transceivers (RS232 transceiver), the baud rate can be set, communication stability, has been successfully appl<zyb> 在 2025-01-20 上传 | 大小:589kb | 下载:0
[VHDL编程] Infrared-remote-control
说明:用VERILOG语言实现的红外遥控实验,已成功用于实验用小飞机的飞行控制。-Experiment with infrared remote VERILOG language, has been successfully used in experiments with small aircraft flight control.<zyb> 在 2025-01-20 上传 | 大小:703kb | 下载:0
[VHDL编程] PCI_IF_AMCC-S5920.ZIP
说明:Design for PCI IF AMCC S5920<Victor Rogov> 在 2025-01-20 上传 | 大小:2kb | 下载:0
[VHDL编程] FPGA_CRC
说明:用Quartus II 13.0 (32-bit)实现并行计算8位数据宽度的CRC16-CCITT循环冗余码,verilog HDL源代码,并有本人手工计算的原理。本程序已经过ModelSim-Altera模拟,仿真波形文件都在本文件内。-Calculated using the Quartus II 13.0 (32-bit) parallel 8-bit data width CRC16-CCITT cyclic redundanc<yuantielei> 在 2025-01-20 上传 | 大小:1.14mb | 下载:0
[VHDL编程] ModelSim-Settings
说明:设置ModelSim仿真步骤,运用Quartus II 13.0 (32-bit) University Program VWF 波形文件编程功能后,使用ModelSim-Altera进行仿真。-Set ModelSim simulation steps, using Quartus II 13.0 (32-bit) University Program VWF programming function waveform file, u<yuantielei> 在 2025-01-20 上传 | 大小:377kb | 下载:0
[VHDL编程] Middlefilter
说明:基于FPGA的中指滤波器,使用verilog语言实现,仿真结果正常。-FPGA-based middle filter using verilog language, simulation results properly.<luotian> 在 2025-01-20 上传 | 大小:68kb | 下载:0