资源列表

« 1 2 ... .58 .59 .60 .61 .62 3563.64 .65 .66 .67 .68 ... 4311 »

[VHDL编程UART(RS232)

说明:用VERILOG语言实现的通用异步串行收发器(RS232收发器),波特率可设置,通讯稳定,已成功应用于实际项目。-VERILOG language with universal asynchronous serial transceivers (RS232 transceiver), the baud rate can be set, communication stability, has been successfully appl
<zyb> 在 2025-01-20 上传 | 大小:589kb | 下载:0

[VHDL编程water-LED

说明:用VERILOG语言实现的LED流水灯实验,通过移位方法实现,代码简单实用。-VERILOG language with an LED light water experiment, achieved by shifting method, the code is simple and practical.
<zyb> 在 2025-01-20 上传 | 大小:349kb | 下载:0

[VHDL编程CRC

说明:用VERILOG语言实现的CRC循环冗余校验码,已成功用于实际项目。-With VERILOG language of the CRC cyclic redundancy check code has been successfully used for actual projects.
<zyb> 在 2025-01-20 上传 | 大小:473kb | 下载:0

[VHDL编程Infrared-remote-control

说明:用VERILOG语言实现的红外遥控实验,已成功用于实验用小飞机的飞行控制。-Experiment with infrared remote VERILOG language, has been successfully used in experiments with small aircraft flight control.
<zyb> 在 2025-01-20 上传 | 大小:703kb | 下载:0

[VHDL编程work_1

说明:spartan 3e-500 lcd 显示的数字钟,能显示年月日时分秒,以及星期还有闹铃时间,时间闹铃等可以自动调节,还有电台报时功能。星期模块有些许问题,调年月日的时候星期不会自动跳变,需要自己重新调,正常计时会自动跳变。-Spartan 3 e- 500 LCD display digital clock, can show minutes when (date) (month) (year), and week as well a
<范子健> 在 2025-01-20 上传 | 大小:2.98mb | 下载:0

[VHDL编程PCI_IF_AMCC-S5920.ZIP

说明:Design for PCI IF AMCC S5920
<Victor Rogov> 在 2025-01-20 上传 | 大小:2kb | 下载:0

[VHDL编程ADDA_2C5

说明:AD采集和DA转换,对于AD初学者是一个很好的学习例程。-AD and DA conversion, it is a good learning routines for learners
<李晶> 在 2025-01-20 上传 | 大小:3.92mb | 下载:0

[VHDL编程fs_re

说明:超声波脉冲发射和计时程序,脉冲串个数和周期可设置-Ultrasonic pulse transmission and timing program,pulse sequence number and cycle can be set up
<李晶> 在 2025-01-20 上传 | 大小:665kb | 下载:0

[VHDL编程FPGA_CRC

说明:用Quartus II 13.0 (32-bit)实现并行计算8位数据宽度的CRC16-CCITT循环冗余码,verilog HDL源代码,并有本人手工计算的原理。本程序已经过ModelSim-Altera模拟,仿真波形文件都在本文件内。-Calculated using the Quartus II 13.0 (32-bit) parallel 8-bit data width CRC16-CCITT cyclic redundanc
<yuantielei> 在 2025-01-20 上传 | 大小:1.14mb | 下载:0

[VHDL编程ModelSim-Settings

说明:设置ModelSim仿真步骤,运用Quartus II 13.0 (32-bit) University Program VWF 波形文件编程功能后,使用ModelSim-Altera进行仿真。-Set ModelSim simulation steps, using Quartus II 13.0 (32-bit) University Program VWF programming function waveform file, u
<yuantielei> 在 2025-01-20 上传 | 大小:377kb | 下载:0

[VHDL编程Middlefilter

说明:基于FPGA的中指滤波器,使用verilog语言实现,仿真结果正常。-FPGA-based middle filter using verilog language, simulation results properly.
<luotian> 在 2025-01-20 上传 | 大小:68kb | 下载:0

[VHDL编程clock

说明:数字时钟 LCD1602显示 可以校时。 编译环境QUARTUS II 7.2 -Digital clock LCD1602 display can be corrected. Compilation environment QUARTUS II 7.2
<zjh> 在 2025-01-20 上传 | 大小:2.06mb | 下载:0
« 1 2 ... .58 .59 .60 .61 .62 3563.64 .65 .66 .67 .68 ... 4311 »

源码中国 www.ymcn.org