[VHDL编程] bpltonrz3412_12M

说明：The above source code for converting bi phase L to Binary, at the 6144 bit rate
<Naveen> 在 2025-01-23 上传 | 大小：338kb | 下载：0

[VHDL编程] pdiv

说明：数控分频器的功能是，当在输入端给定不同的输入数据时，对于输入的时钟信号有不同的分频比。-The function of this divider is when different input data is available at the input,there is different divider ratio for clk.
<沈湛> 在 2025-01-23 上传 | 大小：29kb | 下载：0

[VHDL编程] fifo

说明：设计一个同步的双端口fifo ,大小为8*128。-Designing a synchronous dual-port 8* 128 fifo using VHDL.
<沈湛> 在 2025-01-23 上传 | 大小：35kb | 下载：0

[VHDL编程] VHDL-description-

说明：2选1多路选择器的VHDL描述四种方法.txt 对于实现同一功能的电路，有不同的描述方法；另一方面，对于既定的电路功能，对应的电路结构不是唯一的，可以对应不同的电路结构，取决于综合器的基本元件库的来源、优化方向和约束的选择。- 2choose 1 multichannel selector VHDL descr iption of four kinds of methods. TXT To realize the same f
<happy> 在 2025-01-23 上传 | 大小：1kb | 下载：0

[VHDL编程] uart

说明：基于RS232的串口通信 源代码-UART base on rs232 verilog files
<方禹> 在 2025-01-23 上传 | 大小：587kb | 下载：0

[VHDL编程] PWM1khz

说明：PWM 1khz, This code allows select duty cycle using FPGA Switches.
<dokuro> 在 2025-01-23 上传 | 大小：189kb | 下载：0

[VHDL编程] AdderSustract

说明：Adder-Substracter 4bits This code allows you add four bits variables or substract four bits variables. Include adder module, sbstracter module and mux2-1 module. -Adder-Substracter 4bits This code allows you add fou
<dokuro> 在 2025-01-23 上传 | 大小：96kb | 下载：0

[VHDL编程] Twobits-Adder

说明：Two bits Adder, this code allows add two bits variables using switches of FPGA, the result is shown in seven segments display. Include seven segments decoder module. The program was verified using BASYS 2 FPGA.
<dokuro> 在 2025-01-23 上传 | 大小：50kb | 下载：0

[VHDL编程] Security-System

说明：The security system implemented monitors the state of eight doors (open or closed) and shows the state in leds when the selector indicate it. Also the number corresponding to the desired door is shown in a 7seg display.
<dokuro> 在 2025-01-23 上传 | 大小：658kb | 下载：0

[VHDL编程] Frecuency-Divisor

说明：This code Use the 50 Mhz clock of BASYS 2 FPGA to generate a frecuency divisor (choose the div value using FPGA Switches). The result is shown in two leds to compare, one have a frecency fixed (with out div ) and the sec
<dokuro> 在 2025-01-23 上传 | 大小：129kb | 下载：0

[VHDL编程] 24

说明：基于6M晶振FPGA的篮球24秒计时器verilog HDL代码，附testbench-Verilog HDL code for FPGA-based 6M crystal basketball 24 seconds timer, with testbench
<单俍> 在 2025-01-23 上传 | 大小：1kb | 下载：0

[VHDL编程] ins_Decoder

说明：采用VHDL语言编写的矩阵变换器四步换流程序-matrix converter
<hufengge> 在 2025-01-23 上传 | 大小：4kb | 下载：0