[VHDL编程] adder-VerilogHDL

说明：各种加法器的VerilogHDL语言编写的包括普通加法器，串行进位加法器，超前进位加法器等-Adder VerilogHDL various languages, including ordinary adder, serial carry adder, CLA, etc.
<王体奎> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] FFT2

说明：FFT信号处理，做数字处理来显示频率。应该有用的-FFT Signal Processing
<周林> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] SSD1963-

说明： 这是测试RGB接口的屏的SSD1963初始化程序已经验证通过,最大支持WVGA(480x800) -rgb interface test IC initial code
<lijunfeng> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] module-horse

说明：跑马灯代码能够让你的LED灯按照你的思路闪烁，基于这种原理可以设计很漂亮的装饰灯。-the horse light can make your led light lits as you thought,it can also design some wonderful lights for decoration based on this priciple.
<mxf> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] new-hrx

说明：wireless monitoring for patient body monitoring using rf
<sudhakar> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] ALU

说明：verilog硬件仿真，实现32-bit RISC微处理器的算数逻辑单仿真元(ALU),实现加减运算、逻辑运算、移位运算。仿真级别为RTL级。-verilog hardware simulation, to achieve 32-bit RISC microprocessor arithmetic logic one simulation element (ALU), to achieve addition and subtractio
<> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] 61EDA_D990

说明：pid的vhdl实现，分模块，使用说明请参看右侧注释-pid of vhdl implementation of sub-modules, the use of the right notes ==== see
<一> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] DAC0832

说明：程序设计与仿真，实现功能！供大家参考，欢迎大家改正！ -Program design and simulation, to achieve functional! For your reference, we welcome corrections!
<pepsiprite> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] TLC5510-VHDL

说明：（1）UART发送器VHDL程序 --文件名：transfer.vhd。 --功能：UART发送器。 --说明：系统由五个状态（x_idle,x_start,x_wait,x_shift,x_stop）和一个进程构成。 -(1) UART transmitter VHDL program- the file name: transfer.vhd.- Function: UART transmitter.- Descr i
<pepsiprite> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] RS232RefComp

说明：rs232基于vhdl语言的 uart通信模块 -language based on vhdl uart rs232 communication module
<李宁> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] counter100

说明：VHDL语言 FPGA 一百进制计数器 元件例化方法-VHDL, FPGA hundred cases of binary counter element method
<李宁> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] altpll0

说明：锁相环的使用 可以倍频或者分频 可以最多四个输出-Your use of Altera Corporation s design tools, logic functions --and other software and tools, and its AMPP partner logic --functions, and any output files from any of the foregoing
<benben> 在 2025-01-23 上传 | 大小：3kb | 下载：0