[VHDL编程] 51he

说明：51单片机的软核，可以下载到FPGA中使用，是开发FPGA的必备工具，很实用。-51 soft-core microcontroller can be downloaded to the FPGA use, is an essential tool for the development of FPGA, very practical.
<孟德> 在 2025-01-23 上传 | 大小：1.46mb | 下载：0

[VHDL编程] SDRAM

说明：通过配置NOIS软核实现对SDRAM的读写控制-By configuring NOIS soft core to achieve the SDRAM read and write control
<夏勇> 在 2025-01-23 上传 | 大小：18.35mb | 下载：0

[VHDL编程] ALU-and-Register-File

说明：ALU&Register Files(RF)之實現和其資料路徑的組合，包含了(1)ALU(2)Register File (RF)(3)Serial-in parallel-out register file(4)ALU + RF datapath-To learn the Verilog design for ALU and Register Files which are two main building blocks of a
<sara kuo> 在 2025-01-23 上传 | 大小：6kb | 下载：0

[VHDL编程] Tri-Eth

说明：采用xilinx三太以太网ip核，tri-mode MAC完成千兆以太网数据传输-Too Ethernet using xilinx ip three nuclear, tri-mode MAC Gigabit Ethernet data transmission is completed
<望天> 在 2025-01-23 上传 | 大小：4.6mb | 下载：1

[VHDL编程] Finite-State-Machines

说明：此壓縮檔包含四個資料夾(1)Moore Machine(2)Mealy Machine(3)Memory(4)A mini system，學習如何以階層化的方法去撰寫系統內部的小工作區塊，並了解迷你CPU內部的記憶體簡單的運作情形&資料串流-design the finite state machine and the mini system.
<sara kuo> 在 2025-01-23 上传 | 大小：10kb | 下载：0

[VHDL编程] MIPS32

说明：此資料夾為實現一單一時脈週期MIPS32處理器架構源碼，包含了控制單元、資料記憶體、資料路徑、指令記憶體四個部分，以程式碼: (共10個)  instruction_mem.v、data_mem.v  control.v、alu_control.v  program_counter.v、reg_file.v  alu_32bit.v、adder_32.v、sign_
<sara kuo> 在 2025-01-23 上传 | 大小：4kb | 下载：0

[VHDL编程] eetop.cn_fft

说明： Hello, i have uploaded some interesting files - Hello, i have uploaded some interesting files ...
<viet> 在 2025-01-23 上传 | 大小：156kb | 下载：0

[VHDL编程] 16FFTverilog

说明： Hello, i have uploaded some interesting files - Hello, i have uploaded some interesting files ...
<viet> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] cam_generic_8s

说明：verilog 开发实例 无线通 信网络-verilog examples of the development of wireless communication networks
<鹧鸪天> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] myfir

说明：VHDL设计的FIR滤波器，有Matlab设计文件，Quartus II工程以及Modelsim仿真结果和说明文件-VHDL design FIR filters, Matlab design documents, Quartus II project and Modelsim simulation results and documentation
<fangying> 在 2025-01-23 上传 | 大小：2.73mb | 下载：0

[VHDL编程] hierarchical-code

说明：Abstract—This paper presents a highly effective compactor architecture for processing test responses with a high percentage of x-values. The key component is a hierarchical configurable masking register, which allows t
<shankar.m> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] handbook

说明：Abstract—This paper presents a Viterbi-based test compression algorithm/architecture that provides high encoding efficiency and scalability with respect to the number of test channels. The proposed scheme finds a s
<shankar.m> 在 2025-01-23 上传 | 大小：3.65mb | 下载：0