资源列表
[VHDL编程] BI08D708048AD_V1_IPCore
说明:基于SDRAM+CPLD+STM32的VGA显示的-SDRAM+ CPLD+ STM32 VGA-based displays<he> 在 2025-01-27 上传 | 大小:9kb | 下载:0
[VHDL编程] cordic_IP_EP1C
说明:verilog编写的调用cordicIP核实现sin信号的完整工程-call cordicIP sin signal to achieve complete nuclear engineering verilog prepared<zhangfu> 在 2025-01-27 上传 | 大小:9.62mb | 下载:0
[VHDL编程] cycloneiii_3c16_signal
说明:基于FPGA,DDS原理的双路正弦波信号发生器,含有与msp430通信模块程序。-Based on FPGA, DDS principle of dual sine wave signal generator, communication modules contain msp430 procedures.<王佳兴> 在 2025-01-27 上传 | 大小:11.92mb | 下载:0
[VHDL编程] JCONTROL_24
说明:256分步步进电机开环控制系统 所需的需存入ROM的COS值-256 by step motor open loop control system is required to be deposited in the cosine value of the ROM<费翔> 在 2025-01-27 上传 | 大小:1kb | 下载:0
[VHDL编程] jiaotongdeng
说明:这是基于verilog hdl的交通灯源代码,实现40秒绿灯5秒黄灯,共45秒的红灯。试过可以的。大家可以-This is based on the traffic lights verilog hdl source code, 40 seconds yellow green 5 seconds, 45 seconds, the red light. Tried possible. We can look at<朱枫> 在 2025-01-27 上传 | 大小:229kb | 下载:0