资源列表
[VHDL编程] ___parallel_add0
说明:sum ololo bugaga altera master quartus do you need more?<olololollolololollo> 在 2025-02-03 上传 | 大小:2kb | 下载:0
[VHDL编程] Digital-VLSI-Systems-Design.pdf
说明:A Design Manual for Implementation of Projects on FPGAs and ASICs Using Verilog.<Ali> 在 2025-02-03 上传 | 大小:22.55mb | 下载:0
[VHDL编程] PWM
说明:pwm 有启动停止功能,启停时不改变脉冲宽度,频率,脉冲宽度可调-pwm a start and stop function, start and stop without changing the pulse width, frequency, pulse width adjustable<huxiaofeng> 在 2025-02-03 上传 | 大小:1kb | 下载:0
[VHDL编程] can_exm1_sys
说明:CAN总线的数据采集,FPGA到USB。verilog hdl语言。-CAN bus data acquisition, FPGA to the USB. verilog hdl language.<xiaolou> 在 2025-02-03 上传 | 大小:739kb | 下载:0