[VHDL编程] tail-light

说明：利用vhdl语言完成车尾灯的简单控制，实现刹车，左转，右转的功能 通过测试并运行成功。-Vhdl language to complete the simple control of the taillights, brake and turn left, turn right to the function by testing and running successfully.
<hao dong> 在 2025-02-06 上传 | 大小：324kb | 下载：0

[VHDL编程] soda-vending

说明：通过fsm实现汽水贩卖机投币，选择的基本功能，尚未实现找零和设置，通过测试。-By fsm soda vending machine coin selected basic function, and yet achieve the homing and setting, by testing
<hao dong> 在 2025-02-06 上传 | 大小：137kb | 下载：0

[VHDL编程] PWM

说明：通过vhdl语言实现PWM功能，设置10 -100 的占空比调整，经测试通过-PWM function, vhdl language set adjust the duty cycle of 10 -100 , tested by
<hao dong> 在 2025-02-06 上传 | 大小：183kb | 下载：0

[VHDL编程] 4_1mux

说明：通过Vhdl语言实现 2—1 mux 并基于 2-1 mux 完成4-1 mux 程序和test bench的编写，测试成功 -2-1 mux realized through Vhdl language based on the 2-1 mux 4-1 mux of procedures and test bench preparation, the test is successful
<hao dong> 在 2025-02-06 上传 | 大小：20kb | 下载：0

[VHDL编程] counter2b

说明：基于vhdl完成4位计数器功能的实现，并基于此程序完成16位加法器程序的编写，内附testbench,测试成功。-Based on the vhdl completed four counter function to achieve, and the completion of a 16-bit adder program written based on this program, enclosing testbench, the
<hao dong> 在 2025-02-06 上传 | 大小：39kb | 下载：0

[VHDL编程] lab4

说明：算机组成实验作业4，fpga开发板，verilog语言编写-Composition of experimental computer operating 4, fpga development board, verilog language
<周杰> 在 2025-02-06 上传 | 大小：362kb | 下载：0

[VHDL编程] blauxe_4v8b_2d1e

说明：4路数据光端机，光纤传输485或232数据控制球机云台，经过验证无问题-four data link
<徐凡> 在 2025-02-06 上传 | 大小：3kb | 下载：0

[VHDL编程] CDCE62005_1x

说明：CDCE62005的FPGA寄存器配置程序-CDCE62005 the FPGA register configuration program
<九戒> 在 2025-02-06 上传 | 大小：2kb | 下载：0

[VHDL编程] IFFT

说明：用verilog语言实现OFDM信道发射部分的IFFT变换-OFDM channel transmitter part IFFT transform verilog language
<chenyi> 在 2025-02-06 上传 | 大小：413kb | 下载：0

[VHDL编程] W5300

说明：W5300简单百兆网开发资料,方便MCU与网口的通信-W5300 Simple Fast network development information, facilitate communication MCU with Ethernet port
<九戒> 在 2025-02-06 上传 | 大小：2.13mb | 下载：0

[VHDL编程] clock_generator

说明：verilog语言编写，时钟模块的生成，及分频为不同频率的时钟-verilog language, clock module generates, and divide the clock for different frequency
<chenyi> 在 2025-02-06 上传 | 大小：160kb | 下载：0

[VHDL编程] DATA_16QAM_MAP

说明：verilog语言实现，在OFDM系统发射端，实现符号的16QAM映射-verilog language, the transmitter OFDM systems 16QAM symbol mapping
<chenyi> 在 2025-02-06 上传 | 大小：154kb | 下载：0