[VHDL编程] Verilog-HDL-design-

说明：verilog设计流程学习，帮助我们快速学习verilog代码-the verilog design process learning, we quickly learn verilog code
<wy> 在 2025-02-08 上传 | 大小：6.19mb | 下载：0

[VHDL编程] Advanced-FPGA-Design

说明：FPGA设计介绍，系统讲述了FPGA的工作设计-Introduction to FPGA design, the system tells the FPGA-design
<wy> 在 2025-02-08 上传 | 大小：5.42mb | 下载：0

[VHDL编程] xinlvj-

说明：用veilog HDL 语言写的数字心率计的源代码可以用quartus11打开-Write veilog HDL language digital heart rate of open source code can be used quartus11
<李念> 在 2025-02-08 上传 | 大小：989kb | 下载：0

[VHDL编程] alu

说明：It is 32 bit ALU code in Verilog HDL programming Language
<srikanth> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] ddr-sdram

说明：It is complete document for DDR SD RAM program in verilog hdl
<srikanth> 在 2025-02-08 上传 | 大小：876kb | 下载：0

[VHDL编程] CPU_Sinple

说明：实现单周期CPU，完全按照设计图设计出各个部件后用函数联合成CPU。-Function joint completely designed in accordance with the design of the various components to achieve single-cycle CPU to CPU.
<贺俊杰> 在 2025-02-08 上传 | 大小：10.5mb | 下载：0

[VHDL编程] zhangxing

说明：利用vhdl语言设计的数字钟,能进行正常的时、分、秒计时功能，分别由6个数码管显示24h、60min、60s-Digital alarm clock, clock and alarm functions
<张迪> 在 2025-02-08 上传 | 大小：480kb | 下载：0

[VHDL编程] SPI_DAC

说明：adc saprtan 3e starter kit
<cel> 在 2025-02-08 上传 | 大小：12kb | 下载：0

[VHDL编程] uart_tx1

说明：UART TX spartan 3e starter kit
<cel> 在 2025-02-08 上传 | 大小：1.14mb | 下载：0

[VHDL编程] universal_shift_register

说明：universal shift register spartan 3e
<cel> 在 2025-02-08 上传 | 大小：744kb | 下载：0

[VHDL编程] uart_rx

说明：UART RX spartan 3e starter kit
<cel> 在 2025-02-08 上传 | 大小：178kb | 下载：0

[VHDL编程] sumador_punto_flotante

说明：float point adder spartan 3e
<cel> 在 2025-02-08 上传 | 大小：483kb | 下载：0