[VHDL编程] VIRTEX2-SDK-H

说明：FPGA VIRTEX2 板子上做演化硬件的时候SDK中的C文件一部分-FPGA VIRTEX2 H
<陈芹芹> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] VIRTEX2-ISE-VHDL

说明：XILINX virtex5 板子上做演化硬件时ISE 12.1中的硬件构架语言描述-XILINX virtex5 VHDL
<陈芹芹> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] costasc_verilog

说明：实现costas环，用verilog语言实现，缺少乘法器，可以自己添加-Realization of Costas ring, with the Verilog language implementation, the lack of multiplier, you can add their own.
<liuweiliang> 在 2025-02-08 上传 | 大小：2kb | 下载：0

[VHDL编程] PR-QMF

说明：实现基于matlab的QMFB的完全重建，是一篇经过仿真且经过测试的正确的代码，可用价值比较高。-Based on matlab QMFB the completely rebuilt, is a through simulation and tested the correct code, can be relatively high value.
<yang> 在 2025-02-08 上传 | 大小：1kb | 下载：1

[VHDL编程] grlib-gpl-1.1.0-b4113

说明：gaisler开发一些免费可以使用的ip集合，我们很多常用的ip代码都可以在其中找到。-gaisler developers can use for free ip collection, many of us used the ip code where you can find.
<jiangxingtong> 在 2025-02-08 上传 | 大小：24.05mb | 下载：0

[VHDL编程] counter

说明：将50MHz时钟信号分频为1Hz,对1Hz方波信号进行计数，并利用4连体数码管进行动态显示-50MHz clock signal at a frequency of 1Hz, to count the 1 Hz square wave signal, and using 4 Siamese digital tube dynamic display
<君君> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] shiyan2

说明：串口发送，通过拨码开关表示传输的数据，并在数码管显示发送数据-Serial port to send data transmitted via DIP switch, and send data in digital display
<君君> 在 2025-02-08 上传 | 大小：4kb | 下载：0

[VHDL编程] spi_master_slave

说明：同步串行数据传输SPI的源代码，它可配置成主机或者从机，挂在总线上。-Synchronous serial data transmission the SPI--s source code, it can be configured as host or slave, hanging on a bus.
<jiangxingtong> 在 2025-02-08 上传 | 大小：646kb | 下载：0

[VHDL编程] dma_ahb

说明：挂靠在AMBA2.0的AHB总线上的DMA装置，用于直接发起数据传输。-Anchored the DMA devices the AHB bus AMBA2.0, for initiating data transfer.
<jiangxingtong> 在 2025-02-08 上传 | 大小：733kb | 下载：0

[VHDL编程] ultimate_crc_latest.tar

说明：CRC循环校验源代码，来源于OPENCOREs,用于数字电路中的错误检验。-CRC Cyclic check source code from the OPENCOREs, the error checking used in the digital circuit.
<jiangxingtong> 在 2025-02-08 上传 | 大小：226kb | 下载：0

[VHDL编程] bch_dec_enc_dcd_latest.tar

说明：BCH译码器设计源代码，它能实现对两位错误的纠正。这是最新版本。-The BCH decoder design source code, it can achieve the two error correction. This is the latest version.
<jiangxingtong> 在 2025-02-08 上传 | 大小：1016kb | 下载：0

[VHDL编程] digital-clock

说明：数字钟，利用LED灯表示秒，四位数码管显示时和分，LED第8位整点前闪烁代替蜂鸣器报时-Digital clock, LED indicates the seconds, four digital display hours and minutes before the whole point of the LED 8 flashing instead of the buzzer timekeeping
<白狼> 在 2025-02-08 上传 | 大小：6kb | 下载：0