资源列表
[VHDL编程] scan2
说明:数码管扫描显示,两位数码管显示,当扫描频率高时就是静态显示。-Digital the tube scan display, two digital tube display is a static display, high scanning frequency.<zhangyingmming> 在 2025-02-11 上传 | 大小:50kb | 下载:0
[VHDL编程] my_half_add
说明:基于FPGA的半加器源码,声明,有verilog编写的-FPGA-based half adder source, statement, written in verilog<my_name> 在 2025-02-11 上传 | 大小:240kb | 下载:0
[VHDL编程] ddr_verilog
说明:DDR控制器的VERILOG代码;状态机;读写;刷新等操作-ddr controller,verilog<雷恒伟> 在 2025-02-11 上传 | 大小:662kb | 下载:0
[VHDL编程] extension_pack_latest.tar
说明:This project contains files you can use to expand upon the basic IEEE packages you normally use for creating testbenches and RTL code. Automatic count stop/start value generation functions. You enter a time duration<Louis> 在 2025-02-11 上传 | 大小:1.02mb | 下载:0
[VHDL编程] mean-simulation
说明:一个均值仿真的代码!真的很好!完整的工程文件-A mean simulation code! Really good! Complete project file<李涛> 在 2025-02-11 上传 | 大小:2.08mb | 下载:0
[VHDL编程] FPGA_DS18B20
说明:利用FPGA,vhdl语言设计,控制DS18B20芯片温度检测。-FPGA, vhdl language design, control DS18B20 chip temperature detection<卢宇生> 在 2025-02-11 上传 | 大小:729kb | 下载:0
[VHDL编程] bujindianji
说明:利用FPGA,VHDL语言的状态机设计步进电机驱动。-FPGA, VHDL language state machine design stepper motor driver. . .<卢宇生> 在 2025-02-11 上传 | 大小:286kb | 下载:0
[VHDL编程] manchester-decoder-encoder
说明:Manchester Encoder - Decoder-Manchester Encoder- Decoder<Archie> 在 2025-02-11 上传 | 大小:9kb | 下载:0
[VHDL编程] Simply-RISC-M1-Core.tar
说明:Simply RISC M1 Core.tar<Archie> 在 2025-02-11 上传 | 大小:275kb | 下载:0
[VHDL编程] minimips_latest.tar
说明:minimips MIPS CPU源码,包括文档说明-minimips CPU source code documentation etc<Archie> 在 2025-02-11 上传 | 大小:487kb | 下载:0