[VHDL编程] ddr2

说明：leon3系统中ddr2控制器的相关代码（还包包括存储器的仿真模型），该控制器可以与amba2.0的ahb总线相连，机构比较复杂，代码量很大-ddr2 controller code (package includes the memory of the simulation model) leon3 system, the controller can with amba2.0 the ahb bus connected to mor
<张鹏> 在 2025-02-11 上传 | 大小：214kb | 下载：0

[VHDL编程] pwm_out

说明：用verilog hdl编写的高效PWM模块，可以通过键盘控制占空比和周期，并在数码管上得以显示-Verilog hdl write efficient PWM module can be controlled through the keyboard duty cycle and cycle and can be displayed on the digital tube
<钱世俊> 在 2025-02-11 上传 | 大小：408kb | 下载：0

[VHDL编程] sram_fifo_uart

说明：用verilog HDL编写的SRAM+FIFO+UART模块，欢迎各位指点 -Welcome to the guidance written in verilog HDL SRAM+FIFO+UART module
<钱世俊> 在 2025-02-11 上传 | 大小：2.2mb | 下载：0

[VHDL编程] dianji

说明：用VERILOG HDL编写的通过状态机控制步进电机的例程，很经典-VERILOG HDL prepared by the state machine to control the stepper motor routines, classic
<钱世俊> 在 2025-02-11 上传 | 大小：290kb | 下载：0

[VHDL编程] I2C

说明：用VERILOG HDL编写的I2C例程，很经典很实用，适用于FPGA开发人员-I2C routines written in VERILOG HDL, very classic and very useful for FPGA developers
<钱世俊> 在 2025-02-11 上传 | 大小：563kb | 下载：0

[VHDL编程] FPGA

说明：Verilog学习例程\EP2C5，内有跑马灯等18个程序-Verilog learning routines \ EP2C5, marquees and other 18 programs
<杨靖> 在 2025-02-11 上传 | 大小：2.02mb | 下载：0

[VHDL编程] LCD1602

说明：用VERILOG HDL编写的LCD1602例程，很好用，欢迎指点-LCD1602 routines, written in VERILOG HDL useful, welcome advice
<钱世俊> 在 2025-02-11 上传 | 大小：139kb | 下载：0

[VHDL编程] uart

说明：用VHDL实现UART通讯（暂时只能发送）-UART communication using VHDL (temporarily only send)
<张喆> 在 2025-02-11 上传 | 大小：1.21mb | 下载：0

[VHDL编程] verilog

说明：用verilog语言实现ps/2键盘的输入-Ps/2 keyboard input verilog language
<张喆> 在 2025-02-11 上传 | 大小：532kb | 下载：0

[VHDL编程] verilog

说明：用verilog语言实现PCM模块功能（pcm发音）-PCM module function (pcm pronunciation) with verilog language
<张喆> 在 2025-02-11 上传 | 大小：1.71mb | 下载：0

[VHDL编程] temperature

说明：用Verilog语言编写的基于FPGA实现的温度检测装置，检测精度为小数点后六位。-A temperature sensing device based on FPGA using Verilog language, the detection accuracy of six decimal places.
<高俊开> 在 2025-02-11 上传 | 大小：7.74mb | 下载：0

[VHDL编程] DPLL

说明：90度锁定的数字锁相环的设计的VHDL源代码-The VHDL code of Digital Phase-Locked Loop Based on CPLD
<sunjinqiu> 在 2025-02-11 上传 | 大小：342kb | 下载：0