资源列表
[VHDL编程] softdrink_testbench
说明：一种可应用于自动售货机的状态机的verilog HDL描述-Verilog HDL descr iption of a state machine used in vending machines<pppp> 在 2025-02-11 上传 | 大小：1kb | 下载：0
[VHDL编程] quartus-clock.RAR
说明：设计FPGA电路以模拟多功能电子表的工作过程，功能如下：（1 ）数字钟，要求从00：00 ：00点计到23 ：59：59 （2）数字跑表（3 ）调整时间 (4)闹钟设置，可以设置2个闹钟，闹钟时间到了后会提醒，提醒时间持续20 秒，如果此时按A键，则该闹钟解除提醒，如果按住B键，闹钟暂停提醒。但是3 分钟后重复提醒一次。如果闹钟响时没有按键，则响完20秒之后暂停，然后同样3 分钟后重新提醒一次。（5 ）日期设置。可以设置当前的日期，<章梓音> 在 2025-02-11 上传 | 大小：1.59mb | 下载：0
[VHDL编程] serial-to-parallel
说明：学习串并转换的代码编写，认识编写风格和技巧，fpga官方网站的代码设计，可直接使用，通过了仿真-Learning string and converts the code written to recognize the writing style and skills, fpga official website of the code design, can be used directly, through simulation<阿汤哥> 在 2025-02-11 上传 | 大小：1kb | 下载：0
[VHDL编程] UART16550(Verilog)
说明：通过各项仿真的模块代码，是一个标准的模块，可以直接使用-Through various simulation module code is a standard module, can be used directly<阿汤哥> 在 2025-02-11 上传 | 大小：11kb | 下载：0
[VHDL编程] 8b10encode
说明：8b10b编码器是设计高速数据发送的重要编码方式，其中有源代码还有具体设计文档-8b10b encoder design of high-speed data transmission encoding, including source code, there are specific design documents<阿汤哥> 在 2025-02-11 上传 | 大小：763kb | 下载：0
[VHDL编程] verilog-handouts
说明：卡内基梅陇大学verilog讲义，包括综合，仿真，行为级建模-Carnegie Mellon University verilog handouts, including synthesis, simulation, behavioral modeling<雷亮> 在 2025-02-11 上传 | 大小：229kb | 下载：0
[VHDL编程] Lab_COUNTER
说明：Lab experiment : 50 MHz clk 4 bit counter (CLR + parallel load + pause ) on spartan3e<fox> 在 2025-02-11 上传 | 大小：2kb | 下载：0