资源列表

« 1 2 ... .59 .60 .61 .62 .63 264.65 .66 .67 .68 .69 ... 4311 »

[VHDL编程HDB3bianjiema

说明:关于HDB3码的一种新的编解码形式,可以有CPLD实现。-HDB3 code on a new form of codec, you can realize has CPLD.
<李国> 在 2025-01-13 上传 | 大小:32kb | 下载:0

[VHDL编程UYYTY

说明:一种关于高速时钟提取的文章,讲述了锁相环提取时钟的优缺点。-A high-speed clock extraction on the article, described the advantages and disadvantages of phase-locked loop clock extraction.
<李国> 在 2025-01-13 上传 | 大小:344kb | 下载:0

[VHDL编程CPRI

说明:
<郭坚> 在 2025-01-13 上传 | 大小:912kb | 下载:0

[VHDL编程CPRI

说明:基于CPRI标准的WCDMA NodeB射频光纤拉远接口FPGA设计.pdf-Price coverlet CPRI cavity准Catalpol WCDMA NodeB 频 defend纤Ling visit a prostitute trying to lay远versed in a number of FPGA chirpy. Pdf
<郭坚> 在 2025-01-13 上传 | 大小:3.5mb | 下载:0

[VHDL编程HC164

说明:用verilog写的HC164的驱动程序,参考了Xilinx的经典算法,做了一点改进~~~很通用,是初学verilog以及FPGA开发很有用的一个程序!
<屠宁杰> 在 2025-01-13 上传 | 大小:3kb | 下载:1

[VHDL编程verilog

说明:好东东,大家都来看看一啊克混合后 学cpld的一定需要-Dongdong good, we all take a look at ah 1 grams of a mixture of a certain need to learn CPLD
<> 在 2025-01-13 上传 | 大小:230kb | 下载:0

[VHDL编程i2c_S

说明:I2C Slave module The module contains N accessable Registers when in read Process, all Registers are read at a time when in write Process, only the addressed register are Writeable.
<李全> 在 2025-01-13 上传 | 大小:2kb | 下载:0

[VHDL编程Libero8.0

说明:Libero8.0_教程,希望学习fpga的同学能够得到点帮助。-Libero8.0_ tutorial, I hope to learn the FPGA can be to help the students.
<江鹏> 在 2025-01-13 上传 | 大小:3.64mb | 下载:0

[VHDL编程AHDL

说明:AHDL基本语言,对初学者有用哈,可以对简单的电路进行设计-AHDL basic language, useful for beginners Kazakhstan, can design a simple circuit
<chenfang> 在 2025-01-13 上传 | 大小:2.14mb | 下载:0

[VHDL编程DE2_NIOS_DEVICE_LED

说明:NIOSII的调试程序,适合DE2等相关实验板-NIOSII debug procedures, suitable experimental and other related DE2 board
<jemalyang> 在 2025-01-13 上传 | 大小:2.78mb | 下载:0

[VHDL编程WritingTestbenches

说明:编写testbench的超好教程,网上这种资料比较少。(Kluwer) Writing Testbenches--Functional Verification of HDL Models.pdf-Testbench prepared super good tutorials, on-line this information is relatively small. (Kluwer) Writing Testbenches Funct
<文成> 在 2025-01-13 上传 | 大小:3.92mb | 下载:0

[VHDL编程Verilog

说明:verilog超详细的教程 数字集成电路设计入门--从HDL到版图,北大微电子学系,于敦山 ppt-Ultra-detailed tutorials Verilog digital IC design entry to the territory from the HDL, the Department of Microelectronics, Peking University, in mts ppt
<文成> 在 2025-01-13 上传 | 大小:1.48mb | 下载:0
« 1 2 ... .59 .60 .61 .62 .63 264.65 .66 .67 .68 .69 ... 4311 »

源码中国 www.ymcn.org